半導体製造方法及びその装置

発明者： , , ,
出願人/特許権者：
代理人 (4件)：油井透 , 阿仁屋節雄 , 清野仁 , 福岡昌浩
公報種別：公開公報
出願番号（国際出願番号）：特願2008-248469
公開番号（公開出願番号）：特開2009-055046
出願日： 2008年09月26日
公開日（公表日）： 2009年03月12日
要約：

【課題】複数のウェハを一括して位置合わせする際に生じる不具合を解消する。【解決手段】基板のオリフラ又はノッチの位置を検出して一定位置に合わせる工程を有する半導体製造方法において、複数枚の基板のオリフラ又はノッチ合わせをするに際して、複数枚の基板を基板支持機構に積層支持して所要角度一括回転させることにより、あらかじめ全ての基板のオリフラ又はノッチを検出センサ116で検出して、検出情報を記憶させ、前記検出情報に基づいて基板支持機構を回転させて1枚ずつ基板のオリフラ又はノッチ合わせを行うとともに前記基板の周方向の位置を保持したまま基板を基板支持機構から退避させて、全ての基板のオリフラ又はノッチ合わせが終了した後に、退避していた基板を基板支持機構に戻すようにする。【選択図】図5

請求項（抜粋）：

基板のオリフラ又はノッチの位置を検出して一定位置に合わせる工程を有する半導体製造方法において、複数枚の基板のオリフラ又はノッチ合わせをするに際して、複数枚の基板を基板支持機構に積層支持して所要角度一括回転させることにより、あらかじめ全ての基板のオリフラ又はノッチを検出センサで検出して、検出情報を記憶させ、前記検出情報に基づいて基板支持機構を回転させて1枚ずつ基板のオリフラ又はノッチ合わせを行うとともに前記基板の周方向の位置を保持したまま基板を基板支持機構から退避させて、全ての基板のオリフラ又はノッチ合わせが終了した後に、退避していた基板を基板支持機構に戻すようにした半導体製造方法。

IPC (5件)：

H01L 21/68 , H01L 21/205 , H01L 21/31 , C23C 16/44 , H01L 21/22

FI (5件)：

H01L21/68 M , H01L21/205 , H01L21/31 E , C23C16/44 F , H01L21/22 511J

Fターム (22件)：

4K030CA04 , 4K030CA12 , 4K030GA12 , 4K030LA15 , 5F031CA02 , 5F031FA11 , 5F031JA05 , 5F031JA15 , 5F031JA19 , 5F031JA34 , 5F031JA35 , 5F031MA23 , 5F031MA28 , 5F031PA18 , 5F031PA23 , 5F045AA03 , 5F045AF01 , 5F045BB15 , 5F045DP19 , 5F045DQ05 , 5F045EN05 , 5F045EN06

引用特許：

審査官引用 (5件)

ノッチ付きウエハ揃え機構
公報種別：公開公報出願番号：特願平10-248661 出願人：株式会社カイジョー
ウエハの位置合わせ装置
公報種別：公開公報出願番号：特願平8-127774 出願人：東京エレクトロン株式会社
特開昭63-153839

全件表示

前のページに戻る