特許
J-GLOBAL ID：200903093202710984
低電圧駆動型フィールドエミッタアレイの製造方法
発明者：
,
,
出願人/特許権者：
,
代理人 (1件)：
高月 猛
公報種別：公開公報
出願番号（国際出願番号）：特願平7-308888
公開番号（公開出願番号）：特開平9-017335
出願日： 1995年11月28日
公開日（公表日）： 1997年01月17日
要約：
【要約】【課題】 直径が1μm以下のゲートホールを有する低電圧駆動型フィールドエミッタアレイをシリコン基板に対して均一に、かつ短時間に製造する方法を提供する。【解決手段】 フィールドエミッタアレイを製造方法として、ゲート絶縁膜44を形成するに際し、半導体工程に活用される公知の選択酸化(LOCOS)工程を用いることにより(ロ)、ゲートホール48のサイズを狭めることができる。そしてこの小さくなったゲートホール48に基づいてゲート電極層45を形成し、このゲート電極層に相応する電界放出チップ47を形成することで、全体的に小さな低電圧駆動可能なフィールドエミッタアレイを製造することができる。
請求項（抜粋）：
シリコン基板にバッファ膜を形成してその上に窒化シリコン膜をパターン形成する工程と、該シリコン基板を酸化してバーズビーク状のゲート絶縁膜を形成する工程と、前記窒化シリコン膜及び前記バッファ膜を除去して前記ゲート絶縁膜間のシリコン基板を露出させ、その露出部分を食刻してゲートホールを形成する工程と、該シリコン基板に対して垂直方向から蒸着物質を入射し、前記ゲート絶縁膜上のゲート電極層及びゲートホール内の金属層を形成する工程と、前記ゲートホール内の金属層上に電界放出チップを形成する工程と、を含んでなることを特徴とする低電圧駆動型フィールドエミッタアレイの製造方法。
IPC (3件)：
H01J 9/02
, G09F 9/313
, H01L 21/316
H01J 9/02 B
, G09F 9/313 E
, H01L 21/94 A
