特許
J-GLOBAL ID：200903093212584359
半導体装置及びその製造方法
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
竹村 壽
公報種別：公開公報
出願番号（国際出願番号）：特願平7-347688
公開番号（公開出願番号）：特開平9-167777
出願日： 1995年12月15日
公開日（公表日）： 1997年06月24日
要約：
【要約】【課題】 絶縁膜の開口部エッジ領域に微小欠陥(積層欠陥)やファセットが発生しても、接合リーク電流を十分に抑制できるような素子構造を持つ半導体装置及びその製造方法を提供する。【解決手段】第1導電型の半導体基板1上に、この半導体基板が露出した開口部を有する絶縁膜2と、この開口部内において前記半導体基板上に選択的にエピタキシャル成長された第2導電型の半導体層3と、前記半導体層と前記絶縁膜の前記開口部端部との境界の上及びその境界近傍下の前記半導体基板の表面領域に形成された第2導電型の不純物拡散領域11とを備えている。前記半導体層の微小欠陥やファセットが形成され易い領域に微小欠陥やファセットが発生してもこの不純物拡散領域11が接合リーク電流を抑制することができる。
請求項（抜粋）：
第1導電型の半導体基板と、前記半導体基板上に形成され、この半導体基板が露出した開口部を有する絶縁膜と、この開口部内において前記半導体基板上に選択的にエピタキシャル成長された第2導電型の半導体層とを備え、前記半導体層の微小欠陥やファセットが形成され易い領域に微小欠陥やファセットが発生しても接合リーク電流を抑制することができるリーク電流防止手段を設けたことを特徴とする半導体装置。
IPC (4件)：
H01L 21/331
, H01L 29/73
, H01L 21/20
, H01L 21/76
H01L 29/72
, H01L 21/20
, H01L 21/76 E
