特許
J-GLOBAL ID：200903093270288123
半導体装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願2002-210882
公開番号（公開出願番号）：特開2004-055803
出願日： 2002年07月19日
公開日（公表日）： 2004年02月19日
要約：
【課題】パワーMISFETのリーク電流を低減する。【解決手段】nチャネル型パワーMISFETのn+型半導体領域(ソース領域)17とp+型半導体領域(バックゲートコンタクト領域)23と接するソース電極SEを、Al膜27とその下層のMoSi2よりなるバリア膜25とで構成する。このように、n型Siとの間のバリアハイトが大きくなる材料をバリア膜として用いることで、n型Siに対するコンタクト抵抗を大きくし、寄生バイポーラトランジスタのエミッタとベースを逆バイアスし、オン状態となりにくくする。【選択図】 図11
請求項（抜粋）：
(a)半導体基板に形成されたMISFETであって、
(a1)前記半導体基板中の溝内に形成された第1導体よりなるゲート部と、
(a2)前記ゲート部の側壁に接する第1導電型の半導体領域よりなるソース部と、
(a3)前記半導体基板の裏面に形成された前記第1導電型の半導体領域よりなるドレイン部と、
(a4)前記ソース部と前記ドレイン部との間に位置する前記第1導電型と逆導電型である第2導電型の半導体領域と、を有するMISFETと、
(b)前記半導体基板上に形成され、前記ソース部および前記第2導電型の半導体領域と接する導電性部であって、
(b1)第2導体と、
(b2)前記第2導体と前記半導体基板との間に位置する第3導体と、からなる導電性部と、を有し、
(c)前記ソース部と前記導電性部との接触抵抗は、前記第2導電型の半導体領域と前記導電性部との接触抵抗より大きいことを特徴とする半導体装置。
IPC (2件)：
FI (5件)：
H01L29/78 652M
, H01L29/78 652S
, H01L29/78 653A
, H01L29/78 653B
, H01L29/50 M
4M104BB26
, 4M104CC03
, 4M104GG08
, 4M104GG18
, 4M104HH17
