特許
J-GLOBAL ID：200903093279254760

連想メモリ

発明者：
栗田 公三郎

栗田 公三郎 について


出願人/特許権者：
株式会社日立製作所

株式会社日立製作所 について


代理人 (1件)： 大日方 富雄
公報種別：公開公報
出願番号（国際出願番号）：特願平8-291336
公開番号（公開出願番号）：特開平10-134583
出願日： 1996年11月01日
公開日（公表日）： 1998年05月22日
要約：
【要約】【課題】 従来の比較機能内蔵型メモリセルを備えた連想メモリにおいては、一致判定するときにメモリセルに保持されているデータを外部へ読み出さずに比較判定結果のみ出力するため、メモリセル内に保持されているデータにソフトエラーが発生していても、それを検出することができないという問題点があった。【解決手段】 外部から入力されたデータと内部に保持したデータとの一致を検出する比較機能を内蔵するメモリセル(10)を用いた連想メモリにおいて、上記メモリセルを、データを保持する記憶回路と一致を検出する比較回路を各々2重化した構成とし、第1及び第2の記憶回路(11A,11B)に同一のデータを格納し、第1の比較回路(12A)は第1の記憶回路(11A)の保持データと外部から入力されたデータとの一致を検出し、第2の比較回路(12A)は第1の記憶回路(11A)の保持データと第2の記憶回路(11B)の保持データとの一致を検出するようにした。
請求項（抜粋）：
外部から入力されたデータと内部に保持したデータとの一致を検出する比較機能を内蔵するメモリセルを用いた連想メモリにおいて、上記メモリセルを、データを保持する記憶回路と一致を検出する比較回路を各々2重化した構成とし、第1及び第2の記憶回路に同一のデータを格納し、第1の比較回路は第1の記憶回路の保持データと外部から入力されたデータとの一致を検出し、第2の比較回路は第1の記憶回路の保持データと第2の記憶回路の保持データとの一致を検出するように構成されていることを特徴とする連想メモリ。
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM