特許
J-GLOBAL ID:200903093327261227

回路基板の製造方法

発明者:
出願人/特許権者:
代理人 (2件): 和田 憲治 ,  小松 高
公報種別:公開公報
出願番号(国際出願番号):特願2009-187331
公開番号(公開出願番号):特開2009-272647
出願日: 2009年08月12日
公開日(公表日): 2009年11月19日
要約:
【課題】金属-絶縁体複合部材による回路基板を得るにあたり、エッチング加工負荷およびレジスト工程負荷の軽減を図り、寸法精度の向上や回路間隔の細小化を図ると共に汎用性のある回路形成方法とその製品を提供する。【解決手段】セラミックス絶縁板3とアルミニウム板等の金属層4A、4Bからなる複合部材2の一方の金属層4Aの不要部分(回路間隙構成部分)を主としてミリング加工によって除去する。その際、基板の反りによるクラックの発生を抑制するため、底部に金属残層4Aaを残し、この分をエッチング加工により除去するのが好ましい。前記ミリング加工は金属層表面にエッチングレジスト薄膜層5を施した後に行なう。2段階にミリング加工を行なうことにより、回路側面部の底部に段差をつけて縁部に構成し、外部応力の軽減を図ることができる。【選択図】図2
請求項(抜粋):
絶縁体の少なくとも一方の面に金属層を形成し金属-絶縁体複合部材を得た後に、該金属層にエッチングレジストを形成してから、該金属層の不要部を該金属層の残層を残してミリング加工し、次いでエッチング加工して該残層を除去し、その後に該エッチングレジストを除去することによってパターンを形成することを特徴とする回路基板の製造方法。
IPC (3件):
H05K 3/04 ,  H05K 3/06 ,  B23C 3/00
FI (3件):
H05K3/04 A ,  H05K3/06 E ,  B23C3/00
Fターム (18件):
3C022AA02 ,  3C022AA10 ,  5E339AB06 ,  5E339AC02 ,  5E339AD03 ,  5E339AE10 ,  5E339BC03 ,  5E339BD03 ,  5E339BD06 ,  5E339BE01 ,  5E339BE14 ,  5E339CD01 ,  5E339CE11 ,  5E339CE19 ,  5E339CF20 ,  5E339CG04 ,  5E339EE02 ,  5E339GG02
引用特許:
審査官引用 (8件)
全件表示

前のページに戻る