特許

J-GLOBAL ID：200903093339542205

半導体装置及びその製造方法

発明者： 大倉 康幸
出願人/特許権者： 株式会社半導体先端テクノロジーズ
代理人 (2件)： 高田 守 ,  高橋 英樹
公報種別：公開公報
出願番号（国際出願番号）：特願2003-071887
公開番号（公開出願番号）：特開2004-281755
出願日： 2003年03月17日
公開日（公表日）： 2004年10月07日
要約：

【課題】高いキャリア移動度を有し、ゲート注入電流の抑制が可能な半導体装置及びその製造方法を提供する。【解決手段】基板1上に絶縁体膜2としての薄い酸化膜が形成され、その上に酸化膜2よりも誘電率が高い高誘電体膜3が形成される。高誘電体膜3上に少なくとも一層の導電膜からなるゲート電極4が形成される。基板1上層のチャネル領域10の両側にソース領域8とドレイン領域9が形成される。ゲートエッジ部における酸化膜2の膜厚が、チャネル領域10上の酸化膜2の膜厚よりも厚くなるように、ゲートエッジ部にバーズビーク7aが形成されている。【選択図】 図6

請求項（抜粋）：

基板上に形成された絶縁体膜と、 前記絶縁体膜上に形成され、該絶縁体膜よりも高い誘電率を有する高誘電体膜と、 前記高誘電体膜上に形成され、少なくとも一層の導電膜からなるゲート電極と、を備え、 前記ゲート電極の端部の下方に位置する前記絶縁体膜の膜厚が、前記ゲート電極の中央部の下方に位置する前記絶縁体膜の膜厚よりも厚いことを特徴とする半導体装置。

IPC (1件)：

H01L29/78

FI (1件)：

H01L29/78 301G

Fターム (26件)：

5F140AA05 ,  5F140AA24 ,  5F140AA39 ,  5F140BA01 ,  5F140BC06 ,  5F140BD01 ,  5F140BD05 ,  5F140BD11 ,  5F140BD13 ,  5F140BD18 ,  5F140BE07 ,  5F140BE09 ,  5F140BE11 ,  5F140BF01 ,  5F140BF04 ,  5F140BF07 ,  5F140BF08 ,  5F140BF11 ,  5F140BF17 ,  5F140BF18 ,  5F140BG12 ,  5F140BG38 ,  5F140BG50 ,  5F140BK13 ,  5F140BK20 ,  5F140DB04

引用特許：

審査官引用 (5件)

• 特開平3-074878
  
• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願2000-087695   出願人：株式会社東芝
• MOSFETおよびその製造方法
  公報種別：公開公報   出願番号：特願2002-127052   出願人：インターナショナル・ビジネス・マシーンズ・コーポレーション
• ゲート誘電体の製造方法及び半導体ゲート
  公報種別：公開公報   出願番号：特願2002-016958   出願人：チャータード・セミコンダクター・マニュファクチャリング・リミテッド
• 特開平3-074878