特許
J-GLOBAL ID:200903093422309490
フォールトトレラント・マルチコア・マイクロプロセッシング
発明者:
,
,
出願人/特許権者:
代理人 (1件):
特許業務法人アイ・ピー・エス
公報種別:公開公報
出願番号(国際出願番号):特願2004-304006
公開番号(公開出願番号):特開2005-129053
出願日: 2004年10月19日
公開日(公表日): 2005年05月19日
要約:
【課題】フォールトトレラントなデジタル処理を提供するシステムおよび方法を改良する。【解決手段】開示される一実施形態は、複数のCPUコアを備えたターゲットマイクロプロセッサチップでプログラムコードを実行する方法(100)に関する。テストするためにCPUコアのうちの1つが選択され(102)、コア間コンテキストスイッチが行われる(104)。選択されたCPUコアでの診断コードの実行と、残りのCPUコアでのプログラムコードの実行とが並列に行われる(106及び108)。開示される別の実施形態は、マイクロプロセッサチップ上に集積された複数のCPUコア(208)を有するマイクロプロセッサ(3)に関する。コア間通信回路(214)が、CPUコアの各々に結合され、CPUコア間のコンテキストスイッチを行うように構成される。【選択図】図4
請求項(抜粋):
複数のCPUコアを備えたターゲットマイクロプロセッサでプログラムコードを実行する方法であって、
テストのために前記CPUコアのうちの1つを選択すること、
コア間コンテキストスイッチを行うこと、
前記選択されたCPUコアでの診断コードの実行と、残りのCPUコアでの前記プログラムコードの実行とを並列に行うこと
とを備える方法。
IPC (2件):
FI (4件):
G06F11/22 330G
, G06F11/22 310A
, G06F11/22 310F
, G06F15/167 615A
Fターム (16件):
5B045BB12
, 5B045BB28
, 5B045DD01
, 5B045DD12
, 5B045JJ02
, 5B045JJ06
, 5B045JJ13
, 5B045JJ22
, 5B045JJ26
, 5B045JJ44
, 5B048AA01
, 5B048AA11
, 5B048AA17
, 5B048CC02
, 5B048CC04
, 5B048DD01
引用特許:
審査官引用 (12件)
-
クラスタ構成システムにおける試験診断方式
公報種別:公開公報
出願番号:特願平7-353629
出願人:日本電気株式会社
-
パトロール診断方式
公報種別:公開公報
出願番号:特願平9-195046
出願人:日本電気株式会社
-
特開平2-216542
-
分散型コンピュータシステム
公報種別:公開公報
出願番号:特願平6-164844
出願人:日本電気株式会社
-
特開昭63-220333
-
特開昭58-127242
-
特開昭60-173654
-
遠隔監視情報の収集方式
公報種別:公開公報
出願番号:特願平11-075514
出願人:日本電気株式会社
-
特開平2-216542
-
特開昭63-220333
-
特開昭58-127242
-
特開昭60-173654
全件表示
前のページに戻る