特許

J-GLOBAL ID：200903093736257215

積層コンデンサ、配線基板、デカップリング回路および高周波回路

発明者： 内藤 康行 ,  谷口 政明 ,  黒田 誉一 ,  堀 晴雄 ,  近藤 隆則
出願人/特許権者： 株式会社村田製作所
代理人 (1件)： 小柴 雅昭 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-008742
公開番号（公開出願番号）：特開2001-203125
出願日： 2000年01月18日
公開日（公表日）： 2001年07月27日
要約：

【要約】【課題】 低ESL化が図られた積層コンデンサが、MPUに備えるMPUチップのための電源回路に接続されるデカップリングコンデンサとして使用される場合の好ましい実装形態を提供する。【解決手段】 配線基板62に設けられたキャビティ66内に積層コンデンサ41を収容する。積層コンデンサ41は、第1の内部電極44に複数の第1の貫通導体46を介して接続される複数の第1の外部端子電極49および第2の内部電極45に複数の第2の貫通導体47を介して接続される複数の第2の外部端子電極51を備える。第1の外部端子電極49は、コンデンサ本体43の第1の主面48上に設けられ、配線基板62内の電源用ホット側ビアホール導体70に接続され、第2の外部端子電極51は、第2の主面50上に設けられ、マザーボード67に、直接、グラウンド接続される。

請求項（抜粋）：

積層される複数の誘電体層を含むコンデンサ本体を備え、前記コンデンサ本体の内部には、特定の前記誘電体層を介して互いに対向する少なくとも1対の第1および第2の内部電極が設けられ、前記コンデンサ本体の内部には、さらに、前記第2の内部電極に対して電気的に絶縁されかつ前記第1の内部電極に電気的に接続された状態で、特定の前記誘電体層を貫通する複数の第1の貫通導体、および、前記第1の内部電極に対して電気的に絶縁されかつ前記第2の内部電極に電気的に接続された状態で、特定の前記誘電体層を貫通する複数の第2の貫通導体がそれぞれ設けられ、前記第1および第2の貫通導体は、前記内部電極を流れる電流によって誘起される磁界を互いに相殺するように配置され、前記コンデンサ本体の、前記内部電極と平行に延びる第1の主面上には、複数の前記第1の貫通導体にそれぞれ電気的に接続された状態で、個々の前記第1の貫通導体にそれぞれ対応する複数の第1の外部端子電極が設けられ、前記コンデンサ本体の、前記第1の主面に対向する第2の主面上には、複数の前記第2の貫通導体にそれぞれ電気的に接続された状態で、個々の前記第2の貫通導体にそれぞれ対応する複数の第2の外部端子電極が設けられている、積層コンデンサ。

IPC (4件)：

H01G 4/30 301 ,  H01G 4/12 352 ,  H01L 23/12 ,  H05K 1/16

FI (4件)：

H01G 4/30 301 D ,  H01G 4/12 352 ,  H05K 1/16 D ,  H01L 23/12 B

Fターム (21件)：

4E351BB03 ,  4E351BB24 ,  4E351DD41 ,  4E351GG06 ,  5E001AB03 ,  5E001AC05 ,  5E001AF03 ,  5E001AF06 ,  5E082AA01 ,  5E082AB03 ,  5E082BB05 ,  5E082BB10 ,  5E082BC14 ,  5E082EE11 ,  5E082FG26 ,  5E082GG01 ,  5E082GG11 ,  5E082JJ03 ,  5E082JJ06 ,  5E082JJ15 ,  5E082MM28

引用特許：

審査官引用 (3件)

• 積層コンデンサ
  公報種別：公開公報   出願番号：特願平10-242959   出願人：株式会社村田製作所
• 多層セラミック・キャパシタおよび金属バイアを製造する方法
  公報種別：公開公報   出願番号：特願平11-005300   出願人：インターナショナル・ビジネス・マシーンズ・コーポレイション
• 電子部品搭載用基板
  公報種別：公開公報   出願番号：特願平5-192770   出願人：イビデン株式会社