特許
J-GLOBAL ID：200903093841998271

半導体装置およびその製造方法

発明者：
田井 香織

田井 香織 について


出願人/特許権者：
ソニー株式会社

ソニー株式会社 について


代理人 (1件)： 佐藤 勝
公報種別：公開公報
出願番号（国際出願番号）：特願2002-074265
公開番号（公開出願番号）：特開2003-273216
出願日： 2002年03月18日
公開日（公表日）： 2003年09月26日
要約：
【要約】【課題】層間絶縁膜に多孔質膜を用いた多層配線で、多孔質膜中へのメタル拡散を抑制することが可能な半導体装置および半導体装置の製造方法を提供する。【解決手段】半導体素子基板上に層間絶縁膜が積層され、層間絶縁膜に形成された溝に配線層が形成され、層間絶縁膜の少なくとも一部が空孔を有する多孔質膜によって形成され、多孔質膜の表層部分に空孔を収縮させた改質層が形成され、層間絶縁膜と配線層との間にバリアメタルが形成されている半導体装置。
請求項（抜粋）：
半導体素子基板上に層間絶縁膜が積層され、前記層間絶縁膜に形成された溝に配線層が形成された半導体装置であって、前記層間絶縁膜の少なくとも一部が、空孔を有する多孔質膜によって形成され、前記多孔質膜の表層部分に、前記空孔を収縮させた改質層が形成されていることを特徴とする半導体装置。
IPC (2件)：
H01L 21/768 ,  H01L 21/316
FI (2件)：
H01L 21/316 P ,  H01L 21/90 N
Fターム (67件)：
5F033HH11 ,  5F033HH18 ,  5F033HH19 ,  5F033HH21 ,  5F033HH27 ,  5F033HH28 ,  5F033HH32 ,  5F033HH33 ,  5F033HH34 ,  5F033JJ01 ,  5F033JJ11 ,  5F033JJ18 ,  5F033JJ19 ,  5F033JJ21 ,  5F033JJ27 ,  5F033JJ28 ,  5F033JJ32 ,  5F033JJ33 ,  5F033JJ34 ,  5F033KK11 ,  5F033KK18 ,  5F033KK19 ,  5F033KK21 ,  5F033KK27 ,  5F033KK28 ,  5F033KK32 ,  5F033KK33 ,  5F033KK34 ,  5F033MM01 ,  5F033MM02 ,  5F033MM12 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033PP06 ,  5F033PP14 ,  5F033PP27 ,  5F033PP33 ,  5F033QQ00 ,  5F033QQ09 ,  5F033QQ25 ,  5F033QQ48 ,  5F033QQ71 ,  5F033QQ74 ,  5F033RR01 ,  5F033RR04 ,  5F033RR06 ,  5F033RR09 ,  5F033RR11 ,  5F033RR25 ,  5F033RR29 ,  5F033SS11 ,  5F033SS22 ,  5F033TT02 ,  5F033TT04 ,  5F033XX03 ,  5F033XX05 ,  5F033XX24 ,  5F033XX27 ,  5F033XX28 ,  5F033XX31 ,  5F033XX34 ,  5F058BA05 ,  5F058BC02 ,  5F058BH16 ,  5F058BH20 ,  5F058BJ02
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM