特許
J-GLOBAL ID：200903094469092224
半導体装置及びその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
北野 好人
公報種別：公開公報
出願番号（国際出願番号）：特願平10-028241
公開番号（公開出願番号）：特開平11-233737
出願日： 1998年02月10日
公開日（公表日）： 1999年08月27日
要約：
【要約】【課題】 歩留りの低下を防止することができ、また、キャパシタの高さを低く抑えることができる半導体装置及びその製造方法を提供する。【解決手段】 下地基板と、下地基板上に形成された配線54と、配線54の上面及び側面を覆う第1の絶縁膜48、56と、下地基板、及び第1の絶縁膜48、56上に形成されたエッチングストッパ膜58と、エッチングストッパ膜58を貫いて下地基板に接続され、下地基板上に突出する導体プラグ36bと、導体プラグ36bの上面及び側面に一方の電極68が接続されたキャパシタ79とを有している。
請求項（抜粋）：
下地基板と、前記下地基板上に形成された配線と、前記配線の上面及び側面を覆う第1の絶縁膜と、前記下地基板、及び前記第1の絶縁膜上に形成されたエッチングストッパ膜と、前記エッチングストッパ膜を貫いて前記下地基板に接続され、前記下地基板上に突出する導体プラグと、前記導体プラグの上面及び側面に一方の電極が接続されたキャパシタとを有することを特徴とする半導体装置。
IPC (4件)：
H01L 27/108
, H01L 21/8242
, H01L 27/04
, H01L 21/822
H01L 27/10 621 C
, H01L 27/04 C
