特許
J-GLOBAL ID:200903094609674202
マルチポート試験機能を持つ集積回路テスタおよび被験デバイスの試験方法
発明者:
出願人/特許権者:
代理人 (1件):
奥山 尚一 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願2001-181517
公開番号(公開出願番号):特開2002-055145
出願日: 2001年06月15日
公開日(公表日): 2002年02月20日
要約:
【要約】【課題】 特に集積回路(IC)の全体コストにおける試験コスト比の増大を抑制する改良された試験装置(ATE)を提供する。【解決手段】 分散した複数の端子別試験ユニット(700)を設けた端子別テスタアーキテクチャを持つ自動試験装置(ATE)(200)であって、各端子別試験ユニット(700i)が、被験デバイス(DUT)(600)のそれぞれのDUT端子(di)へと刺激応答信号を発し、および/又は前記それぞれのDUT端子から刺激応答信号を受信することにより、前記それぞれのDUT端子を試験する。
請求項(抜粋):
分散した複数の端子別試験ユニットを設けた端子別テスタアーキテクチャを持つ自動試験装置であって、各端子別試験ユニットが、被験デバイスのそれぞれの被験デバイス端子へと刺激応答信号を発し、および/又は前記それぞれの被験デバイス端子から刺激応答信号を受信することにより、前記それぞれの被験デバイス端子を試験するように適合しており、前記被験デバイスが、テストシーケンスの間、前記被験デバイスの1つ以上の機能ユニットを表し、前記被験デバイスの1つ以上の被験デバイス端子を含む1つ以上の被験デバイスコアへと定義されることを特徴とし、更にテストシーケンスにおいて1つ以上の前記端子別試験ユニットを1つ以上の自動試験装置ポートへと指定する手段を含み、これにより前記自動試験装置ポートの各々が、1つ以上の端子別試験ユニットを含み、また、前記テストシーケンス中に1つ以上の前記被験デバイスコアを試験する、独立した試験機能ユニットを構成することを特徴とする自動試験装置。
IPC (4件):
G01R 31/28
, G06F 11/22 310
, G06F 11/22
, G06F 11/22 330
FI (7件):
G06F 11/22 310 A
, G06F 11/22 310 B
, G06F 11/22 310 V
, G06F 11/22 330 B
, G01R 31/28 H
, G01R 31/28 P
, G01R 31/28 Y
Fターム (11件):
2G132AA00
, 2G132AB01
, 2G132AE23
, 2G132AG02
, 2G132AG08
, 2G132AL07
, 2G132AL26
, 5B048AA20
, 5B048DD01
, 5B048DD05
, 5B048DD07
引用特許:
審査官引用 (5件)
-
IC試験装置
公報種別:公開公報
出願番号:特願平8-317681
出願人:株式会社アドバンテスト
-
半導体装置
公報種別:公開公報
出願番号:特願平10-331819
出願人:松下電器産業株式会社
-
IC試験装置
公報種別:公開公報
出願番号:特願平4-017973
出願人:株式会社アドバンテスト
全件表示
前のページに戻る