特許
J-GLOBAL ID：200903094715677946

半導体装置およびその製造方法

発明者：
定別当 裕康

定別当 裕康 について


出願人/特許権者：
カシオ計算機株式会社

カシオ計算機株式会社 について


代理人 (1件)： 花輪 義男
公報種別：公開公報
出願番号（国際出願番号）：特願2002-254695
公開番号（公開出願番号）：特開2004-095836
出願日： 2002年08月30日
公開日（公表日）： 2004年03月25日
要約：
【課題】例えばBGAと呼ばれる半導体装置の製造に際し、シリコン基板と半田ボールとをボンディング工程を経ることなく導電接続する。【解決手段】複数の半導体装置に対応するサイズのベース板21上の接着層22上に格子状の埋込材34を接着する。次に、埋込材34の開口部内における接着層22上に、シリコン基板24上に再配線31、柱状電極32および封止膜33を設けてなる半導体構成体23を接着する。次に、半導体構成体23とその外側の方形枠状の埋込材34との間に封止膜36を形成する。次に、第1の上層絶縁膜37、第1の上層再配線39、第2の上層絶縁膜41、第2の上層再配線43、第3の上層絶縁膜44を順次、積層状に形成し、次いで半田ボール46を形成する。次に、互いに隣接する半導体構成体23間において切断すると、半田ボール46を備えた半導体装置が複数個得られる。【選択図】 図17
請求項（抜粋）：
半導体基板上に設けられた複数の再配線および該各再配線の上に設けられた柱状電極を有する半導体構成体と、該半導体構成体の側方に設けられた枠状の埋込材と、前記半導体構成体の柱状電極を除く上面全体に設けられた絶縁膜と、該絶縁膜および前記埋込材上に、前記柱状電極に接続されて設けられ且つ接続パッド部を有する少なくとも一層の上層再配線とを備え、前記上層再配線の中、最上層の上層再配線の少なくとも一部の接続パッド部は前記埋込材上に配置されていることを特徴とする半導体装置。
IPC (1件)：
H01L23/12
FI (1件)：
H01L23/12 501P
引用特許：
出願人引用 (3件) 審査官引用 (3件)

前のページに戻る

TOP

BOTTOM