特許
J-GLOBAL ID：200903095109490918

基板処理方法

発明者：
戸島 孝之

戸島 孝之 について


出願人/特許権者：
東京エレクトロン株式会社

東京エレクトロン株式会社 について


代理人 (1件)： 高山 宏志
公報種別：公開公報
出願番号（国際出願番号）：特願2002-381707
公開番号（公開出願番号）：特開2004-214388
出願日： 2002年12月27日
公開日（公表日）： 2004年07月29日
要約：
【課題】溝配線要素の形成過程で用いられる犠牲膜を容易に除去することができる基板処理方法を提供する。【解決手段】ウエハWに形成された絶縁膜64の表面に、絶縁膜64に形成されているビアホール64aを埋めるように犠牲膜67を形成し、次いで犠牲膜67の表面にビアホール64aの幅よりも幅の広い溝をビアホール64a上に有する回路パターンを備えたレジスト膜68を形成する。続いて犠牲膜67と絶縁膜64をエッチング処理してビアホール64aの上部の幅を拡げ、トレンチ64bを形成する。ウエハWを水蒸気とオゾンを含む処理ガスで処理して、犠牲膜67を変性させた後に、ウエハWを所定の薬液で処理することによって変性した犠牲膜67をウエハWから除去する。これにより絶縁膜64にデュアルダマシン構造の溝配線要素が形成される。【選択図】 図7
請求項（抜粋）：
犠牲膜を備えた基板に水蒸気とオゾンを含む処理ガスを供給して前記犠牲膜を変性させる工程と、 前記基板を所定の薬液で処理することによって前記基板から変性した犠牲膜を除去する工程と、 を有することを特徴とする基板処理方法。
IPC (3件)：
H01L21/306 ,  H01L21/027 ,  H01L21/768
FI (3件)：
H01L21/306 D ,  H01L21/30 572B ,  H01L21/90 A
Fターム (25件)：
5F033KK11 ,  5F033MM02 ,  5F033MM12 ,  5F033MM13 ,  5F033QQ00 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ19 ,  5F033QQ25 ,  5F033QQ37 ,  5F033QQ96 ,  5F033RR01 ,  5F033RR04 ,  5F033RR06 ,  5F033SS11 ,  5F033XX09 ,  5F033XX21 ,  5F043AA30 ,  5F043BB21 ,  5F043DD02 ,  5F043GG10 ,  5F046MA02 ,  5F046MA05 ,  5F046MA17 ,  5F046MA18
引用特許：
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM