特許
J-GLOBAL ID：200903095174775229

薄膜磁性体記憶装置およびそれを備える半導体集積回路装置

発明者：
大石 司

大石 司 について


出願人/特許権者：
株式会社ルネサステクノロジ

株式会社ルネサステクノロジ について


代理人 (6件)： 深見 久郎 ,  森田 俊雄 ,  仲村 義平 ,  堀井 豊 ,  野田 久登 ,  酒井 將行
公報種別：公開公報
出願番号（国際出願番号）：特願2002-311463
公開番号（公開出願番号）：特開2004-088045
出願日： 2002年10月25日
公開日（公表日）： 2004年03月18日
要約：
【課題】メモリセルアレイ内に配置されるMTJメモリセルの寸法、形状および構造をメ均一化する。【解決手段】データ記憶を実行する正規のMTJメモリセルMCが行列状に配置されるMTJメモリセルアレイ10の周辺部において、MTJメモリセルの同様の寸法および構造で設計された形状ダミーセルSDCがさらに設けられる。MTJメモリセルMCおよび形状ダミーセルSDCは、全体で均一ピッチを有するように連続的に配置されている。したがって、MTJメモリセルアレイ10の中心部および境界部にそれぞれ位置するMTJメモリセル間で、周囲のメモリセル密度粗密に起因する製造時の不均一性を解消できる。【選択図】 図1
請求項（抜粋）：
複数の磁性体メモリセルが連続的に配置されたメモリセルアレイを備え、 各前記磁性体メモリセルは、少なくとも1つが記憶データに応じた方向に磁化される複数の磁性体層を有する磁気記憶素子を含み、 前記メモリセルアレイ外部において、前記複数の磁性体メモリセルと連続的に配置される複数の形状ダミーセルをさらに備え、 各前記形状ダミーセルは、前記磁気記憶素子と同様の構造および寸法に設計されるダミー磁気記憶素子を含む、薄膜磁性体記憶装置。
IPC (2件)：
H01L27/105 ,  H01L43/08
FI (2件)：
H01L27/10 447 ,  H01L43/08 Z
Fターム (14件)：
5F083FZ10 ,  5F083GA09 ,  5F083GA12 ,  5F083GA15 ,  5F083GA27 ,  5F083JA39 ,  5F083LA12 ,  5F083LA16 ,  5F083LA21 ,  5F083LA25 ,  5F083PR40 ,  5F083ZA12 ,  5F083ZA23 ,  5F083ZA28
引用特許：
審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM