特許
J-GLOBAL ID：200903095182573422

半導体装置及びその製造方法

発明者：
山川 晃司

山川 晃司 について

, 
有隅 修

有隅 修 について

, 
今井 馨太郎

今井 馨太郎 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-347042
公開番号（公開出願番号）：特開2002-151656
出願日： 2000年11月14日
公開日（公表日）： 2002年05月24日
要約：
【要約】【課題】 下部電極構造の選択により、キャパシタ絶縁膜として用いるPZTの電気特性の劣化を防止し、且つ酸素熱処理工程によるキャパシタ下部のダメージを防止する。【解決手段】 層間絶縁膜15上に形成され、この絶縁膜15を貫通するWプラグ電極16に接続された下部電極20と、この下部電極20上に形成されたキャパシタ絶縁膜としてのPZT膜24と、このPZT膜24上に形成された上部電極25とを備えたキャパシタを有する強誘電体メモリであって、下部電極20は、Ir膜22の上にIrO2 膜23を積層した構造となっており、IrO2 膜23はX線回折強度でIrO2 /Irが10以上である。
請求項（抜粋）：
層間絶縁膜上に形成され、該絶縁膜を貫通するプラグ電極に接続された下部電極と、この下部電極上に形成された強誘電体又は高誘電体からなるキャパシタ絶縁膜と、このキャパシタ絶縁膜上に形成された上部電極とを備えたキャパシタを有する半導体装置であって、前記下部電極は、Ir膜の上にIrO2 膜を積層した構造となっており、IrO2 膜はX線回折強度でIrO2 /Irが10以上であることを特徴とする半導体装置。
Fターム (16件)：
5F083FR02 ,  5F083GA21 ,  5F083JA15 ,  5F083JA17 ,  5F083JA36 ,  5F083JA38 ,  5F083JA39 ,  5F083JA40 ,  5F083JA43 ,  5F083JA45 ,  5F083MA05 ,  5F083MA06 ,  5F083MA17 ,  5F083NA01 ,  5F083PR22 ,  5F083PR34
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM