特許
J-GLOBAL ID：200903095244645794

半導体装置及びその製造方法

発明者：
稗田 克彦

稗田 克彦 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (7件)： 鈴江 武彦 ,  村松 貞男 ,  坪井 淳 ,  橋本 良郎 ,  河野 哲 ,  中村 誠 ,  河井 将次
公報種別：公開公報
出願番号（国際出願番号）：特願2002-313049
公開番号（公開出願番号）：特開2004-152796
出願日： 2002年10月28日
公開日（公表日）： 2004年05月27日
要約：
【課題】製造コストを上昇させることなく、高誘電体材料を用いたキャパシタ面積の縮小と低リーク電流の両方を実現することができ、高周波回路等に用いるのに適したMIMキャパシタ構造を実現し得る半導体装置及びその製造方法を提供する。【解決手段】低リーク電流が必要なキャパシタには、リーク電流を抑えることができるキャパシタ絶縁膜層14を挿入することにより、低リーク電流のMIMキャパシタ部Aを実現し、キャパシタ面積の縮小が必要なキャパシタには、高誘電体膜16をキャパシタ絶縁膜に用いることにより、キャパシタ面積の小さなMIMキャパシタ部Bを実現する。これらの二つの特性を持つキャパシタを同じ上下電極13,17を用いて同時に形成することにより、プロセスコストの上昇を低減する。【選択図】 図1
請求項（抜粋）：
基板上に、キャパシタ絶縁膜を上下の電極層で挟んだ複数のキャパシタが形成された半導体装置であって、 前記キャパシタのうち一部は、前記電極層が互いに同一構成であり、且つ単位面積当たりのキャパシタ容量が異なることを特徴とする半導体装置。
IPC (3件)：
H01L21/822 ,  H01L21/318 ,  H01L27/04
FI (2件)：
H01L27/04 C ,  H01L21/318 M
Fターム (19件)：
5F038AC05 ,  5F038AC15 ,  5F038AC16 ,  5F038AC17 ,  5F038AC18 ,  5F038CA02 ,  5F038CD18 ,  5F038EZ11 ,  5F038EZ14 ,  5F038EZ20 ,  5F058BA11 ,  5F058BD01 ,  5F058BD02 ,  5F058BD05 ,  5F058BD10 ,  5F058BF02 ,  5F058BF12 ,  5F058BH12 ,  5F058BJ04
引用特許：
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM