特許

J-GLOBAL ID：200903095636649569

半導体集積回路装置およびその製造方法

発明者： 一瀬 勝彦
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平11-210375
公開番号（公開出願番号）：特開2001-036023
出願日： 1999年07月26日
公開日（公表日）： 2001年02月09日
要約：

【要約】【課題】 選択エピ成長技術で形成した半導体膜を設けたMISトランジスタを有する半導体集積回路装置の高集積化を実現することのできる技術を提供する。【解決手段】 隣在するpチャネル型MISFETQp間またはnチャネル型MISFETQn間を電気的に分離する素子分離領域2の上に分離絶縁膜11を配置した後、n型ウエル3またはp型ウエル12上に選択シリコン成長技術でシリコン膜4を形成することによって、素子分離領域2を挟んで隣在するシリコン膜4間の距離を長くする。これにより、シリコン膜4の表面にシリサイド膜6を形成してもブリッジング現象による隣在するpチャネル型MISFETQp間またはnチャネル型MISFETQn間の電気的短絡を防止することができる。

請求項（抜粋）：

半導体基板上に幅が互いに異なる複数の素子分離領域が設けられており、前記素子分離領域で電気的に分離されて隣在し、前記半導体基板および前記半導体基板の表面に設けられた半導体膜にソース、ドレインを構成する半導体領域が形成された複数のMISトランジスタを有する半導体集積回路装置であって、前記素子分離領域上に分離絶縁膜が形成されていることを特徴とする半導体集積回路装置。

IPC (5件)：

H01L 27/08 331 ,  H01L 21/76 ,  H01L 21/8234 ,  H01L 27/088 ,  H01L 29/78

FI (5件)：

H01L 27/08 331 A ,  H01L 21/76 L ,  H01L 27/08 102 B ,  H01L 29/78 301 S ,  H01L 29/78 301 R

Fターム (45件)：

5F032AA34 ,  5F032AA44 ,  5F032BA02 ,  5F032CA01 ,  5F032CA03 ,  5F032CA17 ,  5F032CA20 ,  5F032DA02 ,  5F032DA24 ,  5F032DA78 ,  5F040DA14 ,  5F040DA15 ,  5F040DB03 ,  5F040EC01 ,  5F040EC07 ,  5F040EC12 ,  5F040EF02 ,  5F040EH02 ,  5F040EK01 ,  5F040EK05 ,  5F040EL06 ,  5F040EM04 ,  5F040FA05 ,  5F040FA18 ,  5F040FC06 ,  5F040FC10 ,  5F040FC11 ,  5F040FC19 ,  5F048AA01 ,  5F048AA04 ,  5F048AC01 ,  5F048AC03 ,  5F048BA01 ,  5F048BB06 ,  5F048BB09 ,  5F048BB19 ,  5F048BC05 ,  5F048BC06 ,  5F048BE03 ,  5F048BF06 ,  5F048BG01 ,  5F048BG14 ,  5F048BH03 ,  5F048DA19 ,  5F048DA25

引用特許：

審査官引用 (3件)

• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願平9-353498   出願人：株式会社東芝
• 半導体装置及び半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平6-176652   出願人：松下電器産業株式会社
• 半導体装置
  公報種別：公開公報   出願番号：特願平11-058750   出願人：株式会社東芝