特許
J-GLOBAL ID：200903095659698737
半導体集積回路装置及び当該装置の製造方法
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
薄田 利幸
公報種別：公開公報
出願番号（国際出願番号）：特願平8-086409
公開番号（公開出願番号）：特開平9-283719
出願日： 1996年04月09日
公開日（公表日）： 1997年10月31日
要約：
【要約】 (修正有)【課題】隣接するキャパシタの間が絶縁体で充填されて間隙を形成しない新規な半導体集積回路装置及び当該装置の製造方法を提供すること。隣接するキャパシタ間の間隙のアスペクト比を低減することができる改善された半導体集積回路装置及び当該装置の製造方法を提供する。【解決手段】下部配線層を被う絶縁膜であってかつ接続プラグ部位において貫通した凹部を有する絶縁膜をキャパシタ収容の配線層9,11,14,16に備え、当該凹部の側面及び底面を被う導電膜からなるストレージ電極19と、当該ストレージ電極及び前記絶縁膜上面を被う誘電体膜20と、当該誘電体膜を被う導電膜からなるプレート電極21とをもってキャパシタを構成し、前記絶縁膜をキャパシタを相互に分離するための領域とする。別の手段は、筒型のストレージ電極19を筒内側の対向する面の間の最短の距離が最小加工寸法よりも短い構造のものとする。
請求項（抜粋）：
トランジスタの形成された半導体基板と、当該基板上に積層された複数の配線層と、所定の配線層に収容した多数のキャパシタと、当該キャパシタのストレージ電極を前記トランジスタの拡散層電極に接続するための接続プラグとを少なくとも有し、当該接続プラグが所定の配線層の下部の各配線層に形成されている半導体集積回路装置において、前記キャパシタを収容する所定の配線層は、当該配線層に接する下部配線層を被う絶縁膜を備え、当該絶縁膜は、接続プラグの部位において貫通した凹部を有し、前記キャパシタは、当該凹部の側面及び底面を被う導電膜からなるストレージ電極と、当該ストレージ電極及び前記絶縁膜上面を被う誘電体膜と、当該誘電体膜を被う導電膜からなるプレート電極とをもって構成され、キャパシタを相互に分離するための領域が前記絶縁膜によって構成されていることを特徴とする半導体集積回路装置。
IPC (5件)：
H01L 27/108
, H01L 21/8242
, H01L 21/3205
, H01L 27/04
, H01L 21/822
H01L 27/10 621 Z
, H01L 21/88 Z
, H01L 27/04 C
