特許

J-GLOBAL ID：200903095663850241

半導体記憶装置

発明者： 柴田 昇
出願人/特許権者： 株式会社東芝
代理人 (8件)： 鈴江 武彦 ,  河野 哲 ,  中村 誠 ,  蔵田 昌俊 ,  峰 隆司 ,  福原 淑弘 ,  村松 貞男 ,  橋本 良郎
公報種別：公開公報
出願番号（国際出願番号）：特願2006-012650
公開番号（公開出願番号）：特開2007-193911
出願日： 2006年01月20日
公開日（公表日）： 2007年08月02日
要約：

【課題】半導体記憶装置において、キャッシュリードの速度を向上可能とする。【解決手段】プライマリデータキャッシュPDCは共通の信号線に接続され、セコンダリデータキャッシュSDCは、入出力データ線に接続されている。セコンダリデータキャッシュSDCのデータを入出力データ線に出力しているとき、共通の信号線を用いて、フラグセルのデータを判別することにより、キャッシュリードを高速化する。【選択図】 図1

請求項（抜粋）：

複数のメモリセルが行、列に配置され、前記列に配置された複数の前記メモリセルに接続された複数のビット線を有するメモリセルアレイと、 前記各ビット線に接続され、それぞれが1ビットのデータを記憶可能な少なくとも第1記憶部と第2記憶部を有するn個(nは2以上の自然数)のデータ記憶回路と、 n個の前記第1記憶部に共通に接続された共通配線と、 k個(k<n、但し0を除く)の前記データ記憶回路は、第1論理データを記憶し、(n-k)個の前記データ記憶回路は、第2論理データを記憶し、前記第1論理データを記憶している前記データ記憶回路に記憶されたデータを前記共通配線により読み出す制御部と を具備することを特徴とする半導体記憶装置。

IPC (3件)：

G11C 16/06 ,  G11C 16/04 ,  G11C 16/02

FI (5件)：

G11C17/00 634G ,  G11C17/00 622E ,  G11C17/00 641 ,  G11C17/00 611Z ,  G11C17/00 613

Fターム (14件)：

5B125BA02 ,  5B125BA19 ,  5B125CA01 ,  5B125DB08 ,  5B125DE17 ,  5B125EA05 ,  5B125ED07 ,  5B125EE04 ,  5B125EE16 ,  5B125EE17 ,  5B125EK07 ,  5B125FA01 ,  5B125FA02 ,  5B125FA05

引用特許：

出願人引用 (1件)

• 記憶装置とその記憶方法
  公報種別：公開公報   出願番号：特願平10-369467   出願人：株式会社東芝

審査官引用 (3件)

• 半導体記憶装置
  公報種別：公開公報   出願番号：特願2003-402161   出願人：株式会社東芝
• 半導体記憶装置
  公報種別：公開公報   出願番号：特願2004-160165   出願人：株式会社東芝
• 不揮発性半導体記憶装置
  公報種別：公開公報   出願番号：特願平8-061445   出願人：株式会社東芝