特許
J-GLOBAL ID:200903095715429680

高誘電率キャパシタの下部電極の形成方法

発明者:
出願人/特許権者:
代理人 (1件): 服部 雅紀
公報種別:公開公報
出願番号(国際出願番号):特願平8-083351
公開番号(公開出願番号):特開平8-330544
出願日: 1996年03月11日
公開日(公表日): 1996年12月13日
要約:
【要約】【課題】 超高集積半導体装置の蓄積キャパシタを製作する方法において、高誘電率の材料を利用して1Gbit以上のDRAMの製造の時使用される高誘電率キャパシタの下部電極の形成方法を提供する。【解決手段】 本発明は高誘電膜と接することになる下部電極が三重構造のストレージノードパターンとして形成され、下部電極の最下層25は下側の基板からの不純物の拡散に障壁の役割を果たすTiN よりなり、下部電極の中間層27はパターンの形成の容易なRuO2よりなり、下部電極の最上層29は漏れ電流の特性が優秀なPtで構成される。
請求項(抜粋):
下部電極、高誘電膜及び上部電極で構成される高集積半導体装置の高誘電率蓄積キャパシタを製造する方法において、前記高誘電膜と接することになる前記下部電極が三重構造のストレージノードパターンとして形成され、前記下部電極の最下層は下側の基板からの不純物の拡散に障壁の役割を随行するTiNよりなり、前記下部電極の中間層はパターンの形成の容易なRuO2よりなり、前記下部電極の最上層は漏れ電流の特性が優秀のPtよりなることを特徴とする高誘電率キャパシタの下部電極の形成方法。
IPC (5件):
H01L 27/108 ,  H01L 21/8242 ,  H01L 21/285 301 ,  H01L 27/04 ,  H01L 21/822
FI (3件):
H01L 27/10 651 ,  H01L 21/285 301 R ,  H01L 27/04 C
引用特許:
審査官引用 (4件)
全件表示

前のページに戻る