特許
J-GLOBAL ID：200903095744183380

マスクパタ-ン補正方法、フォトマスク及び半導体装置

発明者：
上迫 貴志

上迫 貴志 について

, 
向井 清士

向井 清士 について

, 
柴田 英則

柴田 英則 について


出願人/特許権者：
松下電子工業株式会社

松下電子工業株式会社 について

, 
松下電器産業株式会社

松下電器産業株式会社 について


代理人 (1件)： 前田 弘 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-318199
公開番号（公開出願番号）：特開2001-133956
出願日： 1999年11月09日
公開日（公表日）： 2001年05月18日
要約：
【要約】【課題】 トランジスタの拡散領域と素子分離領域との境界からなる段差部分に起因したゲート寸法の変形を防止する有効な補正パターンを簡便に生成できるようにする。【解決手段】 まず、ゲートパターン抽出工程ST02において、入力されたマスクパターンから、トランジスタのゲートパターンを抽出する。次に、ゲートパターン選別工程ST03において、抽出されたゲートパターンのゲート幅の寸法を測定し、測定された値が所定寸法以下の場合にパターン補正の対象として選別する。次に、補助パターン生成工程ST04において、選別されたゲートパターンに対して、露光後のパターン形状が設計パターンとほぼ同等となるように補助パターンを生成する。次に、補正パターン合成工程ST05において、生成された補助パターンと入力された設計パターンとを合成し、次の補正パターン出力工程ST06において、補正パターンとして出力する。
請求項（抜粋）：
トランジスタを含む所望の設計パターンを半導体基板上に転写する際に用いるマスクパターンを前記設計パターンと同等のパターンが得られるように補正するマスクパターン補正方法であって、前記設計パターンから前記トランジスタのゲートパターンを抽出する第1の工程と、抽出されたゲートパターンのゲート幅の寸法を測定し、測定された値が所定寸法以下の場合にパターン補正の対象として選別する第2の工程と、選別されたゲートパターンに対して、露光後のパターン形状が前記設計パターンの形状に近づくように補助パターンを生成する第3の工程と、生成された補助パターンを選別された前記ゲートパターンと合成することにより、前記マスクパターンを補正する補正パターンを生成する第4の工程とを備えていることを特徴とするマスクパターン補正方法。
IPC (3件)：
G03F 1/08 ,  G06F 17/50 ,  H01L 21/027
FI (3件)：
G03F 1/08 A ,  G06F 15/60 658 M ,  H01L 21/30 502 P
Fターム (4件)：
2H095BB02 ,  5B046AA08 ,  5B046BA04 ,  5B046FA06
引用特許：
出願人引用 (10件)
全件表示
審査官引用 (15件)
全件表示

前のページに戻る

TOP

BOTTOM