特許
J-GLOBAL ID:200903096019203584

回路パターン検査装置

発明者:
出願人/特許権者:
代理人 (1件): 作田 康夫
公報種別:公開公報
出願番号(国際出願番号):特願2005-237080
公開番号(公開出願番号):特開2005-347281
出願日: 2005年08月18日
公開日(公表日): 2005年12月15日
要約:
【課題】半導体装置の同一設計パターンの欠陥、異物、残渣等を電子線により検査する方法において、基板から発生する二次電子または反射電子またはその両方を高効率に高速に検出し、所望のコントラストで半導体ウェハの高精度、高速な検査を行う。【解決手段】基板表面から発生する電子を検出する検出器を分割した検出素子で構成し、電子の軌道に対し試料状態に応じた所望の制御を行い、得られた各素子の出力信号の演算処理を行う。【選択図】図1
請求項(抜粋):
回路パターンを有する基板の第1、第2の領域へ照射させる一次電子線の発生手段と収束手段、および走査偏向手段と、上記一次電子線を加減速させると共に上記基板から発生する二次電子および反射電子を加減速する加減速手段と、上記二次電子および反射電子を偏向する手段、収束させる手段と、上記一次電子線の光軸から外れた位置に配置されて上記二次電子および反射電子またはこれらの内の一方を検出する検出器と、上記検出器で検出した信号から画像を形成する手段と、上記基板上の第1、第2の領域で得た上記画像を比較する手段を有する回路パターン検査装置において、検査モードの選択手段が具備され、上記加減速手段に可変電源が接続してあり、加減速条件に合わせて上記二次電子および反射電子の偏向手段、収束手段を制御する調整手段があり、また、上記検出器の検出素子は分割された複数の素子からなり、複数の素子それぞれにアンプ回路を有し、各素子の出力を上記検査モードに合わせて演算処理する演算回路とを有して各素子の出力を演算処理して二次電子または反射電子画像を得ることを特徴とした回路パターン検査装置。
IPC (5件):
H01J37/28 ,  H01J37/05 ,  H01J37/147 ,  H01J37/244 ,  H01L21/66
FI (5件):
H01J37/28 B ,  H01J37/05 ,  H01J37/147 B ,  H01J37/244 ,  H01L21/66 J
Fターム (19件):
4M106AA01 ,  4M106BA02 ,  4M106CA39 ,  4M106DB05 ,  4M106DJ04 ,  4M106DJ11 ,  4M106DJ18 ,  5C033AA05 ,  5C033FF01 ,  5C033NN01 ,  5C033NN02 ,  5C033NP01 ,  5C033NP04 ,  5C033NP05 ,  5C033NP06 ,  5C033UU01 ,  5C033UU04 ,  5C033UU05 ,  5C033UU08
引用特許:
出願人引用 (5件)
全件表示

前のページに戻る