特許
J-GLOBAL ID：200903096086641499

半導体装置及びその製造方法

発明者：
新 居 英 明

新 居 英 明 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 佐藤 一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-033063
公開番号（公開出願番号）：特開2000-232110
出願日： 1999年02月10日
公開日（公表日）： 2000年08月22日
要約：
【要約】【課題】 SOI基板構造横形バイポーラ・トランジスタにおける特性のばらつきを抑制することが可能な構成の半導体装置及びその製造方法を提供する。【解決手段】 本発明に係る半導体装置及びその製造方法は、SOI基板上に酸化膜とポリシリコンとからなるマスクを形成し、そのマスクを用いてSOI基板中にエミッタ/ベース接合を形成した後、CMPと単結晶シリコン成長技術とを用いてマスクを除去した部分にベース引出電極となる単結晶シリコンをセルフアライン的に上方に成長させることによりSOI基板構造横形バイポーラ・トランジスタを構成するものである。
請求項（抜粋）：
シリコン基板、前記シリコン基板上に形成された埋込酸化膜、及び、前記埋込酸化膜上の素子領域に形成され、厚さが略均一であって表面が略一平面を形成している単結晶シリコン層からなる基板の前記単結晶シリコン層内の中央部に形成されたコレクタ層と、前記単結晶シリコン層内の一方側端部に形成されたエミッタ拡散層と、前記単結晶シリコン層内の他方側端部に形成されたコレクタ拡散層と、前記コレクタ層と前記エミッタ拡散層との間に形成された真性ベース領域と、前記コレクタ層及び前記真性ベース領域上に形成され、前記真性ベース領域に電気的に直接接続されたベース引出電極と、を備えたことを特徴とする半導体装置。
IPC (2件)：
H01L 21/331 ,  H01L 29/73
Fターム (13件)：
5F003BA96 ,  5F003BB05 ,  5F003BB08 ,  5F003BB90 ,  5F003BC08 ,  5F003BF03 ,  5F003BG03 ,  5F003BH18 ,  5F003BM01 ,  5F003BN01 ,  5F003BP21 ,  5F003BP33 ,  5F003BP94
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM