電力用半導体装置及びその駆動方法

発明者： , , , , ,
出願人/特許権者：
代理人 (1件)：外川英明
公報種別：公開公報
出願番号（国際出願番号）：特願2000-130648
公開番号（公開出願番号）：特開2001-313393
出願日： 2000年04月28日
公開日（公表日）： 2001年11月09日
要約：

【要約】【課題】高耐圧で、且つターンオン時間が短く、高速動作が可能で、スイチング損失が小さい電力用半導体装置を提供する。【解決手段】 n-型ドリフト層1中にp+型埋込み層9を有するパワーMOSFETにおいて、p型ベース層4の側方に第2のゲート電極11に接続されたp+型キャリア注入層10を設け、ターンオン動作時にp+型キャリア注入層10からホール(正孔)をn-型ドリフト層1中に注入する。このp+型キャリア注入層10からホールの注入により、p+型埋込み層9の空乏化を速やかに解消することにより、ターンオン時間を短縮し、高速動作を可能ににすると共に、スイッチング損失を小さくする。

請求項（抜粋）：

第1導電型の第1の半導体層と、前記第1の半導体層の一方の表面に電気的に接続された第1の主電極と、前記第1の半導体層の他方の表面に選択的に形成された第2導電型の第2の半導体層と、前記第2の半導体層の表面に選択的に形成された第1導電型の第3の半導体層と、前記第2の半導体層と前記第3の半導体層とに電気的に接続された第2の主電極と、前記第1の半導体層と前記第2の半導体層と前記第3の半導体層の表面上に絶縁膜を介して形成された第1の制御電極と、前記第1の半導体層中であって、前記第2の半導体層と前記第1の主電極との間に選択的に埋込まれた少なくとも1つ以上の電位の浮いた第2導電型埋め込層と、前記第1の半導体層の表面に前記第2の半導体層と離間して選択的に形成された第2導電型の第4の半導体層と、前記第4の半導体層と電気的に接続された第2の制御電極とを有することを特徴とする電力用半導体装置。

IPC (4件)：

H01L 29/78 654 , H01L 29/78 652 , H01L 29/78 , H01L 29/78 655

FI (5件)：

H01L 29/78 654 B , H01L 29/78 652 G , H01L 29/78 652 M , H01L 29/78 652 N , H01L 29/78 655 C

引用特許：

出願人引用 (5件)

半導体装置
公報種別：公開公報出願番号：特願平9-270367 出願人：株式会社東芝
半導体装置
公報種別：公開公報出願番号：特願平8-293966 出願人：株式会社東芝
特開平2-067766

全件表示

審査官引用 (5件)

半導体装置
公報種別：公開公報出願番号：特願平9-270367 出願人：株式会社東芝
半導体装置
公報種別：公開公報出願番号：特願平8-293966 出願人：株式会社東芝
特開平2-067766

全件表示

前のページに戻る