特許
J-GLOBAL ID：200903096185851560
半導体メモリデバイス及びその製造方法
出願人/特許権者：
現代電子産業株式会社
現代電子産業株式会社 について
代理人 (1件)： 永田 良昭
公報種別：公開公報
出願番号（国際出願番号）：特願平10-178590
公開番号（公開出願番号）：特開2000-243857
出願日： 1998年06月25日
公開日（公表日）： 2000年09月08日
要約：
【要約】【課題】本発明の目的は、高集積化に応えながらデバイス信頼性が改善できる半導体デバイスのDRAMセル及びその製造方法を提供することにある。【解決手段】リード用パストランジスタ、ライト用パストランジスタ、蓄積トランジスタ及びキャパシタで構成されたDRAMにおいて、蓄積トランジスタのソースにディプリーショントランジスタを連結する。前記ディプリーショントランジスタのソース又はトレインの一部に、トランジスタ等が形成された基板と同じ導電型の不純物領域を形成し、前記基板に供給される基板電圧をディプリーショントランジスタを通じて蓄積トランジスタに供給する。従って、蓄積トランジスタのソースVss電圧(接地用電圧または基板電圧)段に連結するための別の金属配線が要求されず、かかる金属配線のためのコンタクトホールの形成面積が要求されなくて、半導体デバイスの高集積化を達成しながらその信頼性の低下も低減させることができる。
請求項（抜粋）：
基板、前記基板上に形成された第1ワードライン、前記基板上に形成された第2ワードライン、前記基板上に形成された第1ビットライン、前記基板上に形成された第2ビットライン、前記基板上に形成されて前記第1ワードラインがアクセスされる時ターンオンされ、前記第1ビットラインに載せたデータをパスさせる第1パス手段、前記基板上に形成されて前記第1パス手段から出力されたデータを保存する蓄積手段、前記基板上に形成されて前記第2ワードラインがアクセスされる時ターンオンされ、前記蓄積手段に保存されたデータを前記第2ビットラインに伝達する第2パス手段、及び前記基板上に形成されて前記蓄積手段に基板電圧を供給する供給手段、を備える半導体デバイス。
IPC (2件)：
Fターム (6件)：
引用特許：
Copyright (c) 2009 Japan Science and Technology Agency. All Rights Reserved