特許
J-GLOBAL ID：200903096223515870

プログラマブル論理回路装置

発明者：
大西 康智

大西 康智 について

, 
三部 健

三部 健 について


出願人/特許権者：
三菱電機株式会社

三菱電機株式会社 について


代理人 (2件)： 田澤 博昭 ,  加藤 公延
公報種別：公開公報
出願番号（国際出願番号）：特願2002-249321
公開番号（公開出願番号）：特開2004-088625
出願日： 2002年08月28日
公開日（公表日）： 2004年03月18日
要約：
【課題】CPUを介することなく、電源投入後の回路情報のコンフィグレーション実行時に、ハードウェアのみで構成副版情報を認識してプログラマブル論理回路の論理回路構成の特定及びその動作可否を判断することができるプログラマブル論理回路装置を提供する。【解決手段】回路素子の接続関係を規定する回路情報に従って内部回路が構成されるFPGA1,2と、各FPGA1,2の回路構成を特定する構成副版情報6,7と、構成副版情報6に対応するFPGA1と組み合わせて動作可能な回路構成を特定する有効構成副版情報8とを取得・記憶し、FPGA1,2を組み合わせた電子回路を構成する回路情報を設定するにあたり、各組み合わせについての構成副版情報7と有効構成副版情報8とを比較して当該組み合わせによる回路の動作可否を判定する比較部11とを備える。【選択図】 図1
請求項（抜粋）：
回路素子の接続関係を規定する回路情報に従って内部回路が構成される複数のプログラマブル論理回路と、 上記各プログラマブル論理回路の回路構成を特定する構成特定情報と、1のプログラマブル論理回路と組み合わせて動作可能な回路構成を特定する有効構成特定情報とを取得・記憶する情報取得部と、 上記複数のプログラマブル論理回路を組み合わせた電子回路を構成する回路情報を設定するにあたり、各組み合わせについての上記構成特定情報と上記有効構成特定情報とを比較して当該組み合わせによる回路の動作可否を判定する動作判定部と を備えたプログラマブル論理回路装置。
IPC (1件)：
H03K19/173
FI (1件)：
H03K19/173 101
Fターム (5件)：
5J042BA01 ,  5J042BA09 ,  5J042CA18 ,  5J042CA20 ,  5J042DA05
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM