特許
J-GLOBAL ID：200903096240231207

抵抗変化型記憶素子

発明者：
川野 浩康

川野 浩康 について


出願人/特許権者：
富士通株式会社

富士通株式会社 について


代理人 (2件)： 山田 正紀 ,  三上 結
公報種別：公開公報
出願番号（国際出願番号）：特願2005-375255
公開番号（公開出願番号）：特開2007-180174
出願日： 2005年12月27日
公開日（公表日）： 2007年07月12日
要約：
【課題】 CER値のばらつきを抑制するとともにCER値を高める値にする工夫が施された抵抗変化型記憶素子を提供する。【解決手段】 半導体基板31上に形成されて、印加電圧に応じて高抵抗状態と低抵抗状態とが切り替わる酸化物の結晶で形成された抵抗変化型記憶膜33と、上記抵抗変化型記憶膜と交互に積層された、上記抵抗変化型記憶膜とは異なる電気抵抗率を有する積層膜34と、交互に積層された上記抵抗変化型記憶膜33および上記積層膜34からなる積層構造の全体を挟んで配備された、その抵抗変化型記憶膜33およびその積層膜34に電圧を印加する一対の電極膜32a、32bとを備えたことを特徴とする。【選択図】 図16
請求項（抜粋）：
印加電圧に応じて、高抵抗状態と該高抵抗状態よりも電流が流れやすい低抵抗状態とに切り替わり、該高抵抗状態と該低抵抗状態とを選択的に保持する抵抗変化型記憶素子において、 半導体基板上に形成されて、印加電圧に応じて前記高抵抗状態と前記低抵抗状態とに切り替わる酸化物の結晶で形成された抵抗変化型記憶膜と、 前記抵抗変化型記憶膜と交互に積層された、前記抵抗変化型記憶膜とは異なる電気抵抗率を有する積層膜と、 前記抵抗変化型記憶膜および前記積層膜からなる積層構造の全体を挟んで配備された、該抵抗変化型記憶膜および該積層膜に電圧を印加する一対の電極膜とを備えたことを特徴とする抵抗変化型記憶素子。
IPC (1件)：
H01L 27/10
FI (1件)：
H01L27/10 451
Fターム (7件)：
5F083FZ10 ,  5F083GA11 ,  5F083GA28 ,  5F083JA36 ,  5F083JA37 ,  5F083JA38 ,  5F083JA42
引用特許：
出願人引用 (1件) 審査官引用 (3件)

前のページに戻る

TOP

BOTTOM