特許

J-GLOBAL ID：200903096251265006

半導体装置およびその製造方法

発明者： 木本 賢治
出願人/特許権者： シャープ株式会社
代理人 (3件)： 山崎 宏 ,  前田 厚司 ,  仲倉 幸典
公報種別：公開公報
出願番号（国際出願番号）：特願2003-416608
公開番号（公開出願番号）：特開2005-175376
出願日： 2003年12月15日
公開日（公表日）： 2005年06月30日
要約：

【課題】寄生容量や素子サイズの増大を招くことなく、短チャネル効果を抑制できる半導体装置およびその製造方法を提供する。【解決手段】ゲート電極4下のチャネル領域とソース領域9,ドレイン領域10とに挟まれた領域上に、チャネル領域を通過するキャリアと異なる極性の固定電荷を含む領域7,7を備え、固定電荷を含む領域7,7とシリコン基板1との界面が、ゲート絶縁膜3とシリコン基板1との界面よりも深くなっている。これにより、上記固定電荷を含む領域7,7直下に反転層が形成されて、極めて浅いソース・ドレインエクステンションとして機能する。【選択図】図1

請求項（抜粋）：

第1導電型の半導体基板と、 上記半導体基板の一主面上に第1の絶縁膜を介して形成されたゲート電極と、 上記半導体基板の一主面側の上記ゲート電極に覆われていない領域に設けられた第2導電型のソース領域およびドレイン領域と、 上記ゲート電極下のチャネル領域と上記ソース領域に挟まれた領域上および上記チャネル領域とドレイン領域に挟まれた領域上に、上記チャネル領域を通過するキャリアと異なる極性の固定電荷を含んだ第2の絶縁膜を備え、 上記第2の絶縁膜の固定電荷を含む領域と上記半導体基板との界面が、上記第1の絶縁膜と上記半導体基板との界面よりも上記半導体基板側にあることを特徴とする半導体装置。

IPC (4件)：

H01L29/78 ,  H01L21/283 ,  H01L29/423 ,  H01L29/49

FI (4件)：

H01L29/78 301G ,  H01L21/283 C ,  H01L29/58 G ,  H01L29/78 301S

Fターム (40件)：

4M104AA01 ,  4M104BB01 ,  4M104CC05 ,  4M104EE09 ,  4M104GG09 ,  4M104GG10 ,  4M104GG14 ,  4M104HH20 ,  5F140AA18 ,  5F140AA21 ,  5F140AA39 ,  5F140AC28 ,  5F140AC36 ,  5F140BA01 ,  5F140BD07 ,  5F140BD09 ,  5F140BD18 ,  5F140BF01 ,  5F140BF04 ,  5F140BG07 ,  5F140BG09 ,  5F140BG10 ,  5F140BG11 ,  5F140BG12 ,  5F140BG14 ,  5F140BG20 ,  5F140BG37 ,  5F140BG48 ,  5F140BG50 ,  5F140BG52 ,  5F140BG53 ,  5F140BH14 ,  5F140BH18 ,  5F140BJ01 ,  5F140BK02 ,  5F140BK08 ,  5F140BK10 ,  5F140BK13 ,  5F140BK21 ,  5F140CB04

引用特許：

審査官引用 (5件)

• 特開平1-093171
  
• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願平3-256857   出願人：株式会社東芝
• 半導体素子及びその製造方法
  公報種別：公開公報   出願番号：特願平9-346581   出願人：現代電子産業株式会社
• 特開平2-072634
  
• 薄膜トランジスタ及びその製造方法
  公報種別：公開公報   出願番号：特願平11-284362   出願人：松下電器産業株式会社