特許
J-GLOBAL ID：200903096362365549

ハードウェア検証用プログラミング言語モデル生成装置、ハードウェア検証用プログラミング言語モデル生成方法、コンピュータシステム、ハードウェアシミュレーション方法、制御プログラムおよび可読記憶媒体

発明者：
森下 貴弘

森下 貴弘 について

, 
岡田 和久

岡田 和久 について


出願人/特許権者：
シャープ株式会社

シャープ株式会社 について


代理人 (3件)： 山本 秀策 ,  安村 高明 ,  大塩 竹志
公報種別：公開公報
出願番号（国際出願番号）：特願2004-331229
公開番号（公開出願番号）：特開2006-139729
出願日： 2004年11月15日
公開日（公表日）： 2006年06月01日
要約：
【課題】 安価に、かつ、高速にサイクルアキュレートレベルでハードウェアを検証可能な汎用プログラミング言語で記述された検証用モデルを、従来に比べて少ない計算量で生成する。【解決手段】 CDFG生成手段109によりハードウェアの動作記述107からCDFGを生成し、スケジューリング手段110によりCDFGをハードウェア仕様として要求される動作周波数でスケジューリングしてステート毎に割り振り、サイクルアキュレートモデル生成手段111によりステート毎にハードウェアの動作モデルを汎用プログラミング言語で表現した記述として生成する。CDFGに含まれるノードの動作情報を用いて各ノードの動作モデルを生成し、ノードの接続情報を用いて各ノードの動作モデルを計算する際の順序付けを行うことにより、各ステートでシミュレーション可能なモデルを生成することができる。【選択図】 図1
請求項（抜粋）：
ハードウェアを検証可能な汎用プログラミング言語モデルを自動生成するハードウェア検証用プログラミング言語モデル生成装置であって、 該ハードウェアの動作が表現された動作記述を解析した動作情報から該ハードウェアのコントロールデータフローグラフを生成するコントロールデータフローグラフ生成手段と、 ハードウェア仕様として要求される動作周波数で該コントロールデータフローグラフをスケジューリングして各ステート毎に割り振るスケジューリング手段と、 該各ステート毎に該コントロールデータフローグラフを用いて、該ハードウェアの動作モデルを汎用プログラミング言語で表現した記述として生成するサイクルアキュレートモデル生成手段とを有するハードウェア検証用プログラミング言語モデル生成装置。
IPC (1件)：
G06F 17/50
FI (3件)：
G06F17/50 664K ,  G06F17/50 654M ,  G06F17/50 664A
Fターム (4件)：
5B046AA08 ,  5B046BA02 ,  5B046BA03 ,  5B046JA03
引用特許：
出願人引用 (3件) 審査官引用 (2件)

前のページに戻る

TOP

BOTTOM