特許
J-GLOBAL ID：200903096440018435

半導体記憶装置

発明者：
石倉 聡

石倉 聡 について

, 
車田 希総

車田 希総 について

, 
奥山 博昭

奥山 博昭 について

, 
山上 由展

山上 由展 について

, 
寺野 登志夫

寺野 登志夫 について


出願人/特許権者：
松下電器産業株式会社

松下電器産業株式会社 について


代理人 (11件)： 前田 弘 ,  竹内 宏 ,  嶋田 高久 ,  竹内 祐二 ,  今江 克実 ,  藤田 篤史 ,  二宮 克也 ,  原田 智雄 ,  井関 勝守 ,  関 啓 ,  杉浦 靖也
公報種別：公開公報
出願番号（国際出願番号）：特願2007-327066
公開番号（公開出願番号）：特開2008-176910
出願日： 2007年12月19日
公開日（公表日）： 2008年07月31日
要約：
【課題】半導体記憶装置の誤読み出しを生じにくくし、または消費電力を容易に低減できるようにする。【解決手段】半導体基板上のNウェル領域151には、Pチャネルトランジスタ106,107が形成されている。Nウェル領域151の両側に配置されたPウェル領域152,153には、Nチャネルトランジスタ108,109等が形成されている。Nチャネルトランジスタ108、リードドライブトランジスタ120、およびリードアクセストランジスタ122のゲート長(ゲート電極の幅)A,B,Cは、A<B、A<C、かつ、C<Bになるように設定されている。【選択図】図2
請求項（抜粋）：
記憶データを保持する保持回路と、 保持回路に保持されたデータに応じた信号を出力するリード専用出力回路と、 を有する複数のメモリセルを備えた半導体記憶装置であって、 上記リード専用出力回路は、保持回路に保持された信号に応じて制御されるリードドライブトランジスタを有し、 上記リードドライブトランジスタのゲート長は、上記保持回路を構成するトランジスタのゲート長よりも長く形成されていることを特徴とする半導体記憶装置。
IPC (3件)：
G11C 11/41 ,  H01L 21/824 ,  H01L 27/11
FI (4件)：
G11C11/34 K ,  G11C11/34 301E ,  G11C11/34 345 ,  H01L27/10 381
Fターム (23件)：
5B015HH01 ,  5B015JJ03 ,  5B015JJ11 ,  5B015JJ22 ,  5B015KA07 ,  5B015KA09 ,  5B015KA37 ,  5B015NN01 ,  5B015PP01 ,  5F083BS01 ,  5F083BS13 ,  5F083BS27 ,  5F083BS50 ,  5F083GA03 ,  5F083GA05 ,  5F083GA06 ,  5F083GA09 ,  5F083KA06 ,  5F083LA01 ,  5F083LA21 ,  5F083ZA10 ,  5F083ZA20 ,  5F083ZA28
引用特許：
出願人引用 (3件)
  • 半導体記憶装置
    公報種別：公開公報   出願番号：特願2001-003500   出願人：三菱電機株式会社
  • 記憶装置
    公報種別：公開公報   出願番号：特願2002-205172   出願人：株式会社ルネサステクノロジ
  • 米国特許第6014338号明細書
審査官引用 (2件)

前のページに戻る

TOP

BOTTOM