特許
J-GLOBAL ID：200903096660104995

半導体記憶装置及びその製造方法

発明者：
長野 能久

長野 能久 について

, 
那須 徹

那須 徹 について


出願人/特許権者：
松下電器産業株式会社

松下電器産業株式会社 について


代理人 (1件)： 前田 弘 (外7名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-158683
公開番号（公開出願番号）：特開2002-353336
出願日： 2001年05月28日
公開日（公表日）： 2002年12月06日
要約：
【要約】【課題】 立体的スタック型メモリセルにおいて、第1の下部電極と電気的に接続されている第2の下部電極にクラックが発生したり第2の下部電極が絶縁膜から剥離したりしないようにする。【解決手段】 半導体基板10の上に形成された層間絶縁膜15には、電界効果型トランジスタのドレイン領域12と接続するコンタクトプラグ16が形成されている。層間絶縁膜15の上にはコンタクトプラグ16と接続するように第1の下部電極17が形成され、該第1の下部電極17の上には絶縁膜18が形成されている。第1の下部電極17及び絶縁膜18の側面には、第1の下部電極17と電気的に接続する第2の下部電極19が形成されており、該第2の下部電極19は絶縁膜18の上面には形成されていない。絶縁膜18の上面並びに第2の下部電極19の上面及び側面には絶縁性金属酸化物よりなる容量絶縁膜20が形成されており、該容量絶縁膜20の上には上部電極21が形成されている。
請求項（抜粋）：
基板上に形成された電界効果型トランジスタと、前記電界効果型トランジスタを覆うように形成された層間絶縁膜と、前記層間絶縁膜に形成され、前記電界効果型トランジスタのソース領域又はドレイン領域と接続されたコンタクトプラグと、前記層間絶縁膜の上に形成され、前記コンタクトプラグと接続された第1の下部電極と、前記第1の下部電極の上に形成されたパターン化された絶縁膜と、前記第1の下部電極及び前記絶縁膜の各側面に形成されている一方、前記絶縁膜の上面には形成されていない第2の下部電極と、少なくとも前記絶縁膜の上面並びに前記第2の下部電極の上面及び側面に形成された絶縁性金属酸化物よりなる容量絶縁膜と、少なくとも前記容量絶縁膜の上面及び側面に形成された上部電極とを備えていることを特徴とする半導体記憶装置。
IPC (3件)：
H01L 21/8242 ,  H01L 27/105 ,  H01L 27/108
FI (3件)：
H01L 27/10 621 B ,  H01L 27/10 444 B ,  H01L 27/10 651
Fターム (19件)：
5F083AD42 ,  5F083AD48 ,  5F083AD49 ,  5F083FR02 ,  5F083GA25 ,  5F083JA06 ,  5F083JA14 ,  5F083JA15 ,  5F083JA17 ,  5F083JA36 ,  5F083JA38 ,  5F083JA39 ,  5F083JA40 ,  5F083JA43 ,  5F083MA06 ,  5F083MA17 ,  5F083PR29 ,  5F083PR39 ,  5F083PR40
引用特許：
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM