特許

J-GLOBAL ID：200903096741023523

薄膜トランジスタ、多層膜構造、薄膜トランジスタの製造方法、および多層膜構造の製造方法

発明者： 辻村 隆俊 ,  ピーター フライヤー ,  ロバート エル ウイスニフ
出願人/特許権者： インターナショナル・ビジネス・マシーンズ・コーポレーション
代理人 (1件)： 坂口 博 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-170713
公開番号（公開出願番号）：特開2002-076366
出願日： 2001年06月06日
公開日（公表日）： 2002年03月15日
要約：

【要約】【課題】 薄膜トランジスタ等の多層膜構造において、製造に要する工程を飛躍的に改善すると共に、オフセット領域の形成によって電極間におけるリーク電流の発生を低減する。【解決手段】 絶縁基板11の上方に所定の間隙を隔てて配設され、且つメッキによって形成されたソース電極14およびドレイン電極15と、このソース電極14およびドレイン電極15に対して配設されたa-Si膜16と、このa-Si膜16に重ねられたゲート絶縁膜17と、このゲート絶縁膜17に重ねられ、且つメッキによって形成されたゲート電極18とを有し、a-Si膜16およびゲート絶縁膜17は、ゲート電極18の周囲にあってこのゲート電極18の上下に位置しないオフセット領域20を備える。

請求項（抜粋）：

絶縁基板の上方に所定の間隙を隔てて配設されたソース電極およびドレイン電極と、前記ソース電極および前記ドレイン電極に対して配設された半導体層と、前記半導体層に重ねられたゲート絶縁膜と、前記ゲート絶縁膜に重ねられたゲート電極とを有し、前記半導体層および前記ゲート絶縁膜は、前記ゲート電極の周囲にあって当該ゲート電極の上下に位置しない領域を備え、前記ゲート電極は、メッキにより形成されたことを特徴とする薄膜トランジスタ。

IPC (7件)：

H01L 29/786 ,  G02F 1/1335 500 ,  G02F 1/1362 ,  G02F 1/1368 ,  H01L 21/288 ,  H01L 21/3205 ,  H01L 21/336

FI (9件)：

G02F 1/1335 500 ,  G02F 1/1362 ,  G02F 1/1368 ,  H01L 21/288 E ,  H01L 21/288 Z ,  H01L 29/78 617 J ,  H01L 29/78 617 A ,  H01L 29/78 616 K ,  H01L 21/88 B

Fターム (75件)：

2H091FA34Y ,  2H091GA13 ,  2H091LA30 ,  2H092JA24 ,  2H092JA34 ,  2H092JA37 ,  2H092MA07 ,  2H092MA13 ,  2H092MA17 ,  2H092NA21 ,  4M104AA01 ,  4M104AA10 ,  4M104BB01 ,  4M104BB04 ,  4M104BB05 ,  4M104CC01 ,  4M104CC05 ,  4M104DD52 ,  4M104DD53 ,  4M104DD64 ,  4M104DD71 ,  4M104FF03 ,  4M104FF08 ,  4M104GG09 ,  4M104GG10 ,  4M104GG14 ,  4M104GG20 ,  4M104HH20 ,  5F033GG04 ,  5F033HH07 ,  5F033HH11 ,  5F033HH15 ,  5F033MM19 ,  5F033PP27 ,  5F033PP28 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ19 ,  5F033QQ27 ,  5F033RR06 ,  5F033RR08 ,  5F033SS15 ,  5F033VV15 ,  5F033XX15 ,  5F033XX31 ,  5F033XX32 ,  5F033XX33 ,  5F110AA06 ,  5F110AA16 ,  5F110BB01 ,  5F110CC05 ,  5F110CC07 ,  5F110DD02 ,  5F110DD03 ,  5F110DD15 ,  5F110DD25 ,  5F110DD30 ,  5F110EE02 ,  5F110EE25 ,  5F110EE41 ,  5F110EE48 ,  5F110FF03 ,  5F110FF30 ,  5F110GG02 ,  5F110GG15 ,  5F110GG45 ,  5F110HK04 ,  5F110HM14 ,  5F110NN46 ,  5F110NN72 ,  5F110QQ02 ,  5F110QQ03 ,  5F110QQ06 ,  5F110QQ14

引用特許：

審査官引用 (4件)

• 電界効果型トランジスタ、その製造方法及びそれを用いた液晶表示装置
  公報種別：公開公報   出願番号：特願平6-146004   出願人：株式会社日立製作所
• 薄膜トランジスタ及びその製造方法
  公報種別：公開公報   出願番号：特願平5-168807   出願人：富士通株式会社
• 薄膜トランジスタマトリクスの製造方法
  公報種別：公開公報   出願番号：特願平6-039395   出願人：富士通株式会社
• 薄膜トランジスタの製造方法
  公報種別：公開公報   出願番号：特願平5-033931   出願人：富士ゼロックス株式会社