利得可変増幅回路

発明者：
出願人/特許権者：
代理人 (1件)：金田暢之 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-348747
公開番号（公開出願番号）：特開2001-168660
出願日： 1999年12月08日
公開日（公表日）： 2001年06月22日
要約：

【要約】【課題】利得可変増幅回路において安定した利得制御特性を劣化させることなく、低電圧動作時でも高利得かつ高出力を可能とする。【解決手段】本発明の利得可変増幅回路は、入力差動対トランジスタ(図1の11,12)にカスコード接続された任意のエミッタ面積比をもつ2組の利得制御差動対トランジスタ(図1の13,15,17及び14,16,18)と、任意の分割比をもつ分割負荷抵抗(図1の21,23及び22,24)と、分割負荷抵抗に対して並列接続された誘導素子(図1の19及び20)を有する。これにより、安定した利得制御特性を得ると共に、低電圧時の利得制御差動対トランジスタの飽和を防ぐ。

請求項（抜粋）：

ベースが第1の入力端子に接続された第1のトランジスタと、ベースが第2の入力端子に接続された第2のトランジスタとを有する入力差動回路と、ベースが第1の利得制御端子に接続されエミッタが前記第1のトランジスタのコレクタに接続された第3のトランジスタと、ベースが前記第1の利得制御端子に接続されエミッタが前記第2のトランジスタのコレクタに接続された第4のトランジスタと、ベースが第2の利得制御端子に接続されエミッタが前記第1のトランジスタのコレクタに接続された第5トランジスタと、ベースが前記第2の利得制御端子に接続されエミッタが前記第2のトランジスタのコレクタに接続された第6のトランジスタと、ベースが前記第2の利得制御端子に接続されエミッタが前記第1のトランジスタのコレクタに接続されコレクタが電源端子に接続された第7トランジスタと、ベースが前記第2の利得制御端子に接続されエミッタが前記第2のトランジスタのコレクタに接続されコレクタが前記電源端子に接続された第8のトランジスタとを有し、前記第3のトランジスタのコレクタが第1の出力端子に接続され、前記第4のトランジスタのコレクタが第2の出力端子に接続された利得制御差動回路と、前記第3のトランジスタのコレクタと前記第5のトランジスタのコレクタとの間に接続された第1の負荷抵抗と、前記第4のトランジスタのコレクタと前記第6のトランジスタのコレクタとの間に接続された第2の負荷抵抗と、前記第5のトランジスタのコレクタと前記電源端子との間に接続された第3の負荷抵抗と、前記第6のトランジスタのコレクタと前記電源端子との間に接続された第4の負荷抵抗とからなる負荷抵抗回路と、を有し、前記第1及び第2の利得制御端子の信号に基づいて可変に制御された利得で前記第1及び第2の入力端子の信号を差動増幅し、前記第1及び第2の出力端子に出力する利得可変増幅回路であって、前記電源端子と前記第1の出力端子との間に設けられた第1の誘導素子と、前記電源端子と前記第2の出力端子との間に設けられた第2の誘導素子と、を有する利得可変増幅回路。

Fターム (12件)：

5J100AA03 , 5J100AA14 , 5J100AA17 , 5J100AA19 , 5J100BA06 , 5J100BB01 , 5J100BB09 , 5J100BB13 , 5J100BC04 , 5J100DA06 , 5J100EA02 , 5J100FA02

引用特許：

審査官引用 (5件)

利得可変増幅回路
公報種別：公開公報出願番号：特願平9-204047 出願人：日本電気アイシーマイコンシステム株式会社
特開平4-056507
利得制御増幅回路
公報種別：公開公報出願番号：特願平10-134269 出願人：新日本無線株式会社

全件表示

前のページに戻る