特許

J-GLOBAL ID：200903097290435756

半導体装置の製造方法及び半導体装置

発明者： 島田 浩行
出願人/特許権者： セイコーエプソン株式会社
代理人 (3件)： 西 和哉 ,  志賀 正武 ,  青山 正和
公報種別：公開公報
出願番号（国際出願番号）：特願2005-308285
公開番号（公開出願番号）：特開2006-310741
出願日： 2005年10月24日
公開日（公表日）： 2006年11月09日
要約：

【課題】 良好な電気的特性のトランジスタが得られるようにし、これによって半導体装置の微細化や高密度化を可能にし、さらには3次元に積み重ねることをも可能にした、半導体装置の製造方法とこの製造方法によって得られる半導体装置を提供する。【解決手段】 基体1上に形成された結晶性半導体膜3のうち第1の部分以外の少なくとも第2の部分及び第3の部分に不純物を注入する第1の工程と、第2の部分および第3の部分にそれぞれソース及びドレインを形成する第2の工程とを備える。第2の工程において、少なくとも第2の部分および第3の部分に対して加熱処理を施すことにより、第1の部分の少なくとも一部をシードとする第2の部分及び第3の部分の固相エピタキシー過程を誘起する。【選択図】 図1

請求項（抜粋）：

基体上に形成された結晶性半導体膜のうち前記基体に接する第1の部分以外の少なくとも第2の部分及び第3の部分に不純物を注入する第1の工程と、 前記第2の部分および前記第3の部分にそれぞれソース及びドレインを形成する第2の工程と、を備え、 前記第1の工程は、前記結晶性半導体膜を構成する材料を前記基体上に堆積する第1の副工程を含み、 前記第2の工程は、少なくとも前記第2の部分および前記第3の部分に対して加熱する第2の副工程を含むこと、 を備えたことを特徴とする半導体装置の製造方法。

IPC (15件)：

H01L 29/786 ,  H01L 21/336 ,  H01L 21/28 ,  H01L 29/417 ,  H01L 29/423 ,  H01L 29/49 ,  H01L 21/768 ,  H01L 27/00 ,  H01L 21/823 ,  H01L 27/088 ,  H01L 27/08 ,  H01L 21/20 ,  H01L 25/18 ,  H01L 25/07 ,  H01L 25/065

FI (14件)：

H01L29/78 616L ,  H01L21/28 301S ,  H01L21/28 301R ,  H01L29/50 M ,  H01L29/58 G ,  H01L21/90 C ,  H01L29/78 616K ,  H01L29/78 627G ,  H01L29/78 613Z ,  H01L27/00 301A ,  H01L27/08 102E ,  H01L27/08 331E ,  H01L21/20 ,  H01L25/08 B

Fターム (105件)：

4M104AA01 ,  4M104AA08 ,  4M104AA09 ,  4M104BB14 ,  4M104BB21 ,  4M104BB32 ,  4M104CC01 ,  4M104CC05 ,  4M104DD04 ,  4M104DD16 ,  4M104DD37 ,  4M104DD84 ,  4M104FF18 ,  4M104GG09 ,  4M104GG10 ,  4M104GG14 ,  4M104GG20 ,  5F033GG03 ,  5F033GG04 ,  5F033HH08 ,  5F033HH18 ,  5F033HH21 ,  5F033HH32 ,  5F033JJ08 ,  5F033JJ18 ,  5F033KK01 ,  5F033KK25 ,  5F033MM08 ,  5F033PP15 ,  5F033QQ37 ,  5F033RR04 ,  5F033VV06 ,  5F033VV15 ,  5F033WW03 ,  5F048AC01 ,  5F048AC04 ,  5F048BA16 ,  5F048BB09 ,  5F048BB13 ,  5F048BC16 ,  5F048BF06 ,  5F048BF11 ,  5F048BF16 ,  5F048BF17 ,  5F048CB01 ,  5F048CB10 ,  5F048DA23 ,  5F110AA03 ,  5F110AA04 ,  5F110AA17 ,  5F110BB01 ,  5F110BB11 ,  5F110CC02 ,  5F110DD03 ,  5F110DD13 ,  5F110EE01 ,  5F110EE04 ,  5F110EE15 ,  5F110EE32 ,  5F110EE44 ,  5F110FF02 ,  5F110FF25 ,  5F110GG02 ,  5F110GG13 ,  5F110GG25 ,  5F110GG35 ,  5F110GG42 ,  5F110GG43 ,  5F110GG44 ,  5F110GG45 ,  5F110HJ01 ,  5F110HJ04 ,  5F110HJ12 ,  5F110HJ13 ,  5F110HJ23 ,  5F110HK05 ,  5F110HK17 ,  5F110HK33 ,  5F110HK40 ,  5F110HK42 ,  5F110HL03 ,  5F110HL04 ,  5F110HL12 ,  5F110HL23 ,  5F110NN03 ,  5F110NN23 ,  5F110PP01 ,  5F110PP03 ,  5F110PP10 ,  5F110PP13 ,  5F110PP16 ,  5F110PP27 ,  5F110PP36 ,  5F152AA06 ,  5F152BB02 ,  5F152CC03 ,  5F152CC08 ,  5F152CC20 ,  5F152CD13 ,  5F152CE05 ,  5F152CE12 ,  5F152CE14 ,  5F152CE16 ,  5F152CE24 ,  5F152FF03

引用特許：

出願人引用 (1件)

• 特許第3528182号公報
  

審査官引用 (3件)

• N型半導体膜の形成方法
  公報種別：公開公報   出願番号：特願平9-269803   出願人：石川島播磨重工業株式会社
• アモルファス膜の結晶化方法および薄膜トランジスタ
  公報種別：公開公報   出願番号：特願平10-199167   出願人：シャープ株式会社
• 薄膜トランジスタを有する多層半導体集積回路
  公報種別：公開公報   出願番号：特願平4-164303   出願人：株式会社半導体エネルギー研究所