特許
J-GLOBAL ID:200903097373878390
半導体装置の製造方法
発明者:
出願人/特許権者:
代理人 (3件):
宮崎 昭夫
, 石橋 政幸
, 緒方 雅昭
公報種別:公開公報
出願番号(国際出願番号):特願2006-253966
公開番号(公開出願番号):特開2007-180493
出願日: 2006年09月20日
公開日(公表日): 2007年07月12日
要約:
【課題】隣接開孔との短絡を防止する。また、開孔下部の開孔径を大きくすることにより、容量の低下を引き起こすことなく安定したストレージノードを形成する。【解決手段】異方性エッチングを行うことにより第2の絶縁膜中にボーイング形状が発生しない深さまで第2の開孔を形成する工程と、第1及び第2の開孔の側面に第4の膜を形成する工程と、異方性エッチングを行うことにより、第1の絶縁膜が露出するまで第2の開孔を伸長させてアスペクト比が12を越える第2の開孔を形成する工程と、第2の開孔の第4の膜が形成されていない側面部分を等方性エッチングにより拡張する工程と、を有することを特徴とする半導体装置の製造方法。【選択図】図5
請求項(抜粋):
基体上に、第1の絶縁膜、層間絶縁膜となる第2の絶縁膜、及び第3の絶縁膜をこの順に有し、第1の絶縁膜、第2の絶縁膜および第3の絶縁膜を貫通する開孔を有する半導体装置の製造方法であって、
(1)基体上に、順に第1の絶縁膜、第2の絶縁膜及び第3の絶縁膜を堆積させる工程と、
(2)第3の絶縁膜をその厚み方向に貫通する第1の開孔を形成する工程と、
(3)第3の絶縁膜をマスクに用いて異方性エッチングを行うことにより、第1の開孔下部の第2の絶縁膜中にボーイング形状が発生しない深さまで第2の開孔を形成する工程と、
(4)第1及び第2の開孔の側面に第4の膜を形成する工程と、
(5)第3の絶縁膜及び第4の膜をマスクに用い、第1の絶縁膜をエッチングストッパに用いて異方性エッチングを行うことにより、第1の絶縁膜が露出するまで第2の開孔を伸長させて、アスペクト比が12を越える第2の開孔を形成する工程と、
(6)第2の開孔下部に露出した第1の絶縁膜を異方性エッチングにより除去する工程と、
(7)第3の絶縁膜及び第4の膜をマスクに用いて、工程(5)で伸長させた第2の開孔の第4の膜が形成されていない側面部分を等方性エッチングにより拡張する工程と
を有することを特徴とする半導体装置の製造方法。
IPC (5件):
H01L 21/768
, H01L 23/522
, H01L 21/824
, H01L 27/108
, H01L 21/306
FI (4件):
H01L21/90 A
, H01L21/90 M
, H01L27/10 621C
, H01L21/302 105A
Fターム (51件):
5F004DB03
, 5F004EA03
, 5F004EA07
, 5F004EA10
, 5F004EA13
, 5F004EA23
, 5F004EA29
, 5F004EA37
, 5F004EB01
, 5F004EB03
, 5F033HH03
, 5F033JJ04
, 5F033NN30
, 5F033PP09
, 5F033QQ09
, 5F033QQ10
, 5F033QQ16
, 5F033QQ18
, 5F033QQ19
, 5F033QQ22
, 5F033QQ25
, 5F033QQ27
, 5F033QQ28
, 5F033QQ31
, 5F033QQ33
, 5F033QQ35
, 5F033QQ37
, 5F033QQ48
, 5F033RR01
, 5F033RR04
, 5F033RR06
, 5F033RR08
, 5F033SS15
, 5F033TT02
, 5F033TT07
, 5F033VV10
, 5F033VV16
, 5F033WW00
, 5F033XX04
, 5F033XX31
, 5F083AD24
, 5F083AD62
, 5F083MA06
, 5F083MA17
, 5F083NA08
, 5F083PR03
, 5F083PR05
, 5F083PR06
, 5F083PR07
, 5F083PR39
, 5F083PR40
引用特許:
出願人引用 (1件)
-
半導体装置の製造方法
公報種別:公開公報
出願番号:特願2003-125106
出願人:エルピーダメモリ株式会社
審査官引用 (3件)
前のページに戻る