特許
J-GLOBAL ID：200903097795164447

貫通電極形成方法及び半導体チップ

発明者：
永井 耕一

永井 耕一 について


出願人/特許権者：
パナソニック株式会社

パナソニック株式会社 について


代理人 (1件)： 村山 光威
公報種別：公開公報
出願番号（国際出願番号）：特願2007-280362
公開番号（公開出願番号）：特開2009-111063
出願日： 2007年10月29日
公開日（公表日）： 2009年05月21日
要約：
【課題】半導体基板における貫通電極形成を短時間でしかも低温で形成可能とし、また貫通孔への絶縁膜形成工程を削減できる貫通電極形成方法を提案する。【解決手段】半導体ウェハ1表裏の電気的導通を得るための貫通電極用の貫通孔7を形成する前に、予め該貫通孔7を包含する大きさの表裏貫通部6を形成し、この表裏貫通部6に絶縁材3を充填して硬化させた後、前記絶縁材3に前記貫通孔7をエッチング加工あるいはレーザ加工にて形成し、さらに前記貫通孔7の内部または内壁に導電材料からなる導通経路4を設けることにより貫通電極構造とする。【選択図】図2
請求項（抜粋）：
半導体基板上に形成された半導体回路の電極位置に、前記半導体基板の表面から裏面まで達する貫通孔を形成し、この貫通孔に電気的導通経路を形成することにより前記半導体基板の表面から裏面に達する導電材料を設ける貫通電極形成方法において、 前記半導体基板に貫通電極用の前記貫通孔を形成する前に、予め前記貫通孔を包含する大きさの表裏貫通部を形成し、 前記表裏貫通部に充填材料を充填し、この充填材料に前記貫通孔を形成し、この貫通孔内部の少なくとも一部に前記導電材料を設けることを特徴とする貫通電極形成方法。
IPC (2件)：
H01L 21/320 ,  H01L 23/52
FI (1件)：
H01L21/88 J
Fターム (22件)：
5F033HH08 ,  5F033JJ11 ,  5F033JJ14 ,  5F033JJ18 ,  5F033MM30 ,  5F033NN05 ,  5F033NN07 ,  5F033NN33 ,  5F033NN34 ,  5F033NN40 ,  5F033PP15 ,  5F033PP26 ,  5F033PP27 ,  5F033PP28 ,  5F033QQ07 ,  5F033QQ11 ,  5F033QQ37 ,  5F033QQ53 ,  5F033RR04 ,  5F033SS21 ,  5F033TT07 ,  5F033XX33
引用特許：
出願人引用 (1件) 審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM