特許

J-GLOBAL ID：200903097803685443

マルチプロセッサ・システム

発明者： チャールズ・エフ・ウェブ ,  ディーン・ジー・ベイアー ,  マーク・エス・ファーレル ,  バリー・ダブリュ・クラン ,  パク・キン・マク ,  ジェニファー・エイ・ナヴァーロ ,  ティモシー・ジェイ・スリーゲル
出願人/特許権者： インターナショナル・ビジネス・マシーンズ・コーポレイション
代理人 (1件)： 坂口 博 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-114731
公開番号（公開出願番号）：特開2000-010942
出願日： 1999年04月22日
公開日（公表日）： 2000年01月14日
要約：

【要約】 (修正有)【課題】プロセッサの早期リリースによるシステム・シリアル化を実行するマルチプロセッサ・システムを提供すること。【解決手段】ESA/390システムにおけるコントローラが、他のすべてのプロセッサが割込み可能ポイントに達するのを待つことなく、CPUがIPTE及びSSKEオペレーションのローカル・バッファ更新部分の処理を可能にし、しかも、オペレーションがグローバルに完了するまで一時的制限でプログラム実行の継続を可能にする。更に、これらのIPTE及びSSKEオペレーションが通常のシステム静止を必要とする他のオペレーションと共存することを可能にし、しかもいずれのCPUでもオペレーションの任意のポイントでのCPU再試行アクションを可能にするライセンス内部コード(LIC)シーケンスが定義できる。

請求項（抜粋）：

複数のプロセッサを含み、前記プロセッサの各々はシステム静止リクエスト及びグローバル資源の更新を行うためのリクエストを発生し及び該リクエストに応答し、前記システム静止リクエスト及び前記更新を行うためのリクエストは前記複数のプロセッサのうちの1つ又は複数個においてバッファされること、及び記憶装置コントローラ及びシステム・シリアル化コントローラを含むシステム・オペレーション・コントローラが、前記グローバル資源の更新を指示すること、を特徴とするマルチプロセッサ・システム。

引用特許：

出願人引用 (4件)

• ディレクトリ・ベースのキャッシュ・コヒーレンス・プロトコルによるマルチプロセッサのための無効バス最適化
  公報種別：公開公報   出願番号：特願平8-191724   出願人：インターナショナル・ビジネス・マシーンズ・コーポレイション
• 個々のプロセッサの早期リリ-スによるシステム・シリアル化方法
  公報種別：公開公報   出願番号：特願平11-114714   出願人：インターナショナル・ビジネス・マシーンズ・コーポレイション
• データ処理システム用のセマフォ機構
  公報種別：公開公報   出願番号：特願平4-293600   出願人：インターナショナルコンピューターズリミテッド
• 特開昭63-109541
  

審査官引用 (2件)

• 個々のプロセッサの早期リリ-スによるシステム・シリアル化方法
  公報種別：公開公報   出願番号：特願平11-114714   出願人：インターナショナル・ビジネス・マシーンズ・コーポレイション
• ディレクトリ・ベースのキャッシュ・コヒーレンス・プロトコルによるマルチプロセッサのための無効バス最適化
  公報種別：公開公報   出願番号：特願平8-191724   出願人：インターナショナル・ビジネス・マシーンズ・コーポレイション