特許
J-GLOBAL ID：200903097864828727

ナイトライド系半導体素子の作製法

発明者：
塩島 謙次

塩島 謙次 について

, 
重川 直輝

重川 直輝 について


出願人/特許権者：
日本電信電話株式会社

日本電信電話株式会社 について


代理人 (2件)： 和泉 良彦 ,  小林 茂
公報種別：公開公報
出願番号（国際出願番号）：特願2003-060993
公開番号（公開出願番号）：特開2004-273658
出願日： 2003年03月07日
公開日（公表日）： 2004年09月30日
要約：
【課題】GaN系半導体基板上に形成されたA1GaNバリア層の厚さが薄い場合、簡便な雰囲気中での熱処理によりチャネル中のキャリアが消失する現象を回避する素子作製手法を提供する。【解決手段】工程(a)GaN系化合物半導体基板1上に厚さ200Å以下のAlGaNバリア層2を形成し、ソース、ドレイン電極となるオーミック電極3を形成する。工程(b)アニール保護膜(SiN)4を形成する。工程(c)オーミック電極3が次の工程(d)の熱処理により大きな形状変化を起こす場合は電極上面にアニール保護膜除去部分6を形成する。工程(d)高温アニール(800°C)を行う。アニール保護膜4が半導体表面の変質を防ぎ、キャリアの減少が回避される。工程(e)オーミック電極3上面、およびゲート電極形成部分にアニール保護膜除去部分6を形成する。工程(f)ゲート電極5を形成する。【選択図】図1
請求項（抜粋）：
GaN系基板上に、厚さ200Å以下のAlGaNバリア層を形成し、該AlGaNバリア層上にオーミック電極を部分的に形成し、さらに上記オーミック電極上にアニール保護膜を基板全面に形成した後、所定の雰囲気中で熱処理を行う工程を含むことを特徴とするナイトライド系半導体素子の作製法。
IPC (4件)：
H01L21/338 ,  H01L21/324 ,  H01L29/778 ,  H01L29/812
FI (3件)：
H01L29/80 B ,  H01L21/324 C ,  H01L29/80 H
Fターム (10件)：
5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GJ04 ,  5F102GJ10 ,  5F102GL04 ,  5F102GM04 ,  5F102GM08 ,  5F102GV08 ,  5F102HC21
引用特許：
審査官引用 (2件)

前のページに戻る

TOP

BOTTOM