特許
J-GLOBAL ID：200903098120851905

半導体装置の製造方法

発明者：
広瀬 真吾

広瀬 真吾 について


出願人/特許権者：
日本電気アイシーマイコンシステム株式会社

日本電気アイシーマイコンシステム株式会社 について


代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-235399
公開番号（公開出願番号）：特開2001-060687
出願日： 1999年08月23日
公開日（公表日）： 2001年03月06日
要約：
【要約】【課題】半導体装置の製造工程で、プラズマ処理工程でのゲート絶縁膜の帯電損傷を簡便な方法で防止する。【解決手段】MOSトランジスタを半導体素子とする半導体装置の配線の形成工程において、このMOSトランジスタのゲート電極に接続するゲート電極配線2を形成すると同時に、このゲート電極配線2にダイオード素子7のような保護素子を通して接続する電源配線3のような別の配線をゲート電極配線2と同一層に形成する。更には、上記別の配線は、初めヒューズ8を通してGND配線4のような更に他の配線に接続されており、このゲート電極配線2の形成後の工程でヒューズ8を切断する。
請求項（抜粋）：
絶縁ゲート電界効果トランジスタを半導体素子とする半導体装置の配線の形成工程において、前記絶縁ゲート電界効果トランジスタのゲート電極に接続するゲート電極配線を形成すると同時に、前記ゲート電極配線に保護素子を通して接続する別の配線を前記ゲート電極配線と同一層に形成することを特徴とする半導体装置の製造方法。
IPC (6件)：
H01L 29/78 ,  H01L 21/336 ,  H01L 21/82 ,  H01L 21/3205 ,  H01L 21/8238 ,  H01L 27/092
FI (5件)：
H01L 29/78 301 Y ,  H01L 21/82 F ,  H01L 21/88 Z ,  H01L 27/08 321 H ,  H01L 29/78 301 K
Fターム (40件)：
5F033HH08 ,  5F033JJ01 ,  5F033KK08 ,  5F033VV04 ,  5F033VV05 ,  5F033VV07 ,  5F033VV11 ,  5F040DA23 ,  5F040DA24 ,  5F040DB03 ,  5F040DB06 ,  5F040EH05 ,  5F040EJ03 ,  5F040EJ07 ,  5F048AA07 ,  5F048AB04 ,  5F048AC01 ,  5F048AC03 ,  5F048AC10 ,  5F048BA01 ,  5F048BE03 ,  5F048BF02 ,  5F048BF11 ,  5F048CC01 ,  5F048CC03 ,  5F048CC06 ,  5F048CC11 ,  5F048CC13 ,  5F048CC18 ,  5F048CC19 ,  5F064BB07 ,  5F064CC09 ,  5F064CC12 ,  5F064CC21 ,  5F064EE22 ,  5F064EE33 ,  5F064EE52 ,  5F064FF04 ,  5F064FF27 ,  5F064FF32
引用特許：
出願人引用 (6件)
  • 特開平3-104159
  • 半導体装置およびその製造方法
    公報種別：公開公報   出願番号：特願平4-271629   出願人：富士通株式会社
  • 特開平4-158578
全件表示
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM