特許
J-GLOBAL ID：200903098125893665

BGAパッケージ用の基板

発明者：
阿野 一章

阿野 一章 について


出願人/特許権者：
日本テキサス・インスツルメンツ株式会社

日本テキサス・インスツルメンツ株式会社 について


代理人 (1件)： 遠藤 恭
公報種別：公開公報
出願番号（国際出願番号）：特願平10-232723
公開番号（公開出願番号）：特開2000-068404
出願日： 1998年08月19日
公開日（公表日）： 2000年03月03日
要約：
【要約】【課題】 複数のサイズの半導体チップに対応し、これを実装することができるBGAパッケージ用の基板を提供する。【解決手段】 本発明の基板10は、半導体チップを実装する面に、電気的に分離された複数の導体線路12からなるパターン11を備える。各導体線路12は、ビアホール上に配置されるボール接続領域12aと、ビアホールを形成した基材上の領域よりも外側に配置される半導体チップをワイヤボンディングするための第1のボンド領域12bと、上記ビアホールを形成した基材上の領域内に配置される半導体チップをワイヤボンディングするための第2のボンド領域12cとを備える。
請求項（抜粋）：
第1又は第2のサイズの半導体チップを実装可能なBGAパッケージ用の基板であって、上記半導体チップを実装する第1の面と、複数の半田ボールを2次元的に実装する第2の面とを有する絶縁性の基材であって、上記半田ボールに対応してビアホールを有するものと、電気的に分離された複数の導体線路からなるパターンであって、上記各導体線路が、上記半田ボールと電気的に接続されるボール接続領域と、上記ビアホールを形成した基材上の領域よりも外側に配置される上記第1のサイズの半導体チップをワイヤボンディングするための第1のボンド領域であって、相互に上記基材の辺に沿って並べられるものと、上記ビアホールを形成した基材上の領域内に配置される上記第2のサイズの半導体チップをワイヤボンディングするための第2のボンド領域であって、相互に上記基材の辺に沿って並べられるものと、を備えたBGAパッケージ用の基板。
FI (2件)：
H01L 23/12 L ,  H01L 23/12 Q
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM