半導体装置およびその副ビット線選択方法

発明者： , , ,
出願人/特許権者： ,
代理人 (1件)：筒井大和
公報種別：公開公報
出願番号（国際出願番号）：特願平11-220063
公開番号（公開出願番号）：特開2001-044394
出願日： 1999年08月03日
公開日（公表日）： 2001年02月16日
要約：

【要約】【課題】データ側とリファレンス側との副ビット線を1本のZワード線で選択可能とし、スキュー、ノイズ、動作電流および面積の問題を解決することができる半導体装置およびその副ビット線選択方法を提供する。【解決手段】メモリモジュール、CPU、RAM、DMAC、PLL、タイマ、ポートなどから構成されるシングルチップマイクロコンピュータであって、メモリモジュールのメモリマット11は、階層ビット線構造により副ビット線Sb11,12,Sb21,22、Z-MOSトランジスタZM11,12,ZM21,22、Zワード線Z1,Z2などからなり、横方向に沿って配置されるZワード線Z1,Z2は左側と右側との間で交差して配置され、その交差セル21の部分は、Zワード線Z1が曲げられ、かつZワード線Z2が分割されて配置され、この分割されたZワード線Z2が第1層のメタル配線で接続されている。

請求項（抜粋）：

階層ビット線構造を持ち、副ビット線と、副ビット線選択MOSトランジスタと、副ビット線選択ワード線とを備え、差動センス時にデータ側とリファレンス側との副ビット線選択MOSトランジスタをオンさせ、データ側の副ビット線とリファレンス側の副ビット線とが1対1に対応する副ビット線選択回路を有し、前記副ビット線選択回路は、前記副ビット線選択ワード線をレイアウト的に交差させる交差セルを備えることを特徴とする半導体装置。

IPC (6件)：

H01L 27/115 , G11C 16/06 , H01L 27/10 461 , H01L 21/8247 , H01L 29/788 , H01L 29/792

FI (6件)：

H01L 27/10 434 , H01L 27/10 461 , G11C 17/00 633 Z , G11C 17/00 634 A , G11C 17/00 634 Z , H01L 29/78 371

Fターム (24件)：

5B025AA03 , 5B025AB01 , 5B025AC01 , 5B025AD03 , 5B025AD07 , 5B025AE06 , 5B025AE08 , 5F001AB02 , 5F001AD12 , 5F001AD41 , 5F001AD51 , 5F001AD52 , 5F083EP22 , 5F083ER22 , 5F083GA05 , 5F083GA09 , 5F083GA12 , 5F083GA30 , 5F083LA00 , 5F083LA03 , 5F083LA10 , 5F083LA12 , 5F083LA16 , 5F083ZA13

引用特許：

審査官引用 (6件)

半導体不揮発性記憶装置
公報種別：公開公報出願番号：特願平9-359258 出願人：株式会社日立製作所, 株式会社日立超エル・エス・アイ・システムズ
半導体集積回路装置
公報種別：公開公報出願番号：特願平7-257463 出願人：株式会社日立製作所
双方向性共通ビット線をもつ一交点方式DRAM
公報種別：公開公報出願番号：特願平5-058313 出願人：ゴールドスターエレクトロンカンパニーリミテッド

全件表示

前のページに戻る