特許
J-GLOBAL ID：200903098587558977

半導体装置とその製造方法

発明者：
ピディン セルゲイ

ピディン セルゲイ について


出願人/特許権者：
富士通株式会社

富士通株式会社 について


代理人 (2件)： 高橋 敬四郎 ,  来山 幹雄
公報種別：公開公報
出願番号（国際出願番号）：特願2004-170037
公開番号（公開出願番号）：特開2005-353675
出願日： 2004年06月08日
公開日（公表日）： 2005年12月22日
要約：
【課題】 エッチングストッパ膜の厚さを増すことなく、サイドウォール幅を減じることなく、応力を増大することのできる半導体装置とその製造方法を提供する【解決手段】 半導体装置は、p型活性領域を含む複数の活性領域を有する半導体基板と;前記活性領域の各々の上に形成された、ゲート絶縁膜と、その上に形成されたゲート電極とを有する絶縁ゲート電極構造と;前記絶縁ゲート電極構造の各々の側壁上に形成されたサイドウォールと;前記絶縁ゲート電極構造各々の両側の活性領域に形成されたエクステンション領域と、前記サイドウォールの各々の両側の活性領域に形成されたソース/ドレイン拡散層と、を有するソース/ドレイン領域と;前記p型活性領域のソース/ドレイン領域を表面から掘り下げて形成した第1のリセス領域と;前記第1のリセス領域を埋め込んで、前記p型活性領域を覆って形成され、引張応力を有する第1の窒化膜と;を有する。【選択図】 図1
請求項（抜粋）：
p型活性領域を含む複数の活性領域を有する半導体基板と; 前記活性領域の各々の上に形成された、ゲート絶縁膜と、その上に形成されたゲート電極とを有する絶縁ゲート電極構造と; 前記絶縁ゲート電極構造の各々の側壁上に形成されたサイドウォールと; 前記サイドウォールの各々の両側の活性領域に形成されたソース/ドレイン拡散層を有するソース/ドレイン領域と; 前記p型活性領域のソース/ドレイン領域を表面から掘り下げて形成した第1のリセス領域と; 前記第1のリセス領域を埋め込んで、前記p型活性領域を覆って形成され、引張応力を有する第1の窒化膜と; を有する半導体装置。
IPC (3件)：
H01L29/78 ,  H01L21/8238 ,  H01L27/092
FI (2件)：
H01L29/78 301S ,  H01L27/08 321E
Fターム (57件)：
5F048AA08 ,  5F048AC03 ,  5F048BA01 ,  5F048BB06 ,  5F048BB07 ,  5F048BB08 ,  5F048BB11 ,  5F048BB12 ,  5F048BC00 ,  5F048BC18 ,  5F048BE03 ,  5F048BF06 ,  5F048BF16 ,  5F048BG13 ,  5F048DA04 ,  5F048DA09 ,  5F048DA25 ,  5F140AA05 ,  5F140AA40 ,  5F140AB03 ,  5F140AC28 ,  5F140BA01 ,  5F140BD09 ,  5F140BD10 ,  5F140BD11 ,  5F140BE08 ,  5F140BF04 ,  5F140BF11 ,  5F140BF18 ,  5F140BG08 ,  5F140BG12 ,  5F140BG30 ,  5F140BG34 ,  5F140BG37 ,  5F140BG39 ,  5F140BG45 ,  5F140BG52 ,  5F140BG53 ,  5F140BH07 ,  5F140BH14 ,  5F140BJ01 ,  5F140BJ08 ,  5F140BJ25 ,  5F140BK02 ,  5F140BK13 ,  5F140BK23 ,  5F140BK29 ,  5F140BK34 ,  5F140BK39 ,  5F140BK40 ,  5F140CB08 ,  5F140CC02 ,  5F140CC03 ,  5F140CC08 ,  5F140CC12 ,  5F140CC14 ,  5F140CF04
引用特許：
出願人引用 (2件) 審査官引用 (2件)

前のページに戻る

TOP

BOTTOM