半導体回路

発明者： , , ,
出願人/特許権者：
代理人 (1件)：矢野敏雄 (外4名)
公報種別：公表公報
出願番号（国際出願番号）：特願2000-570834
公開番号（公開出願番号）：特表2002-525852
出願日： 1999年09月07日
公開日（公表日）： 2002年08月13日
要約：

【要約】本発明は半導体回路に関する。この半導体回路には、第1の導電型の半導体基板(1)に集積されて形成されているドライバ回路(13)と、このドライバ回路(13)の前段に接続されやはり半導体基板(1)に形成されている制御回路が設けられている。ドライバ回路は、正および/またはゼロ値の電圧レベルのスイッチングのためのPVスイッチングトランジスタと、負および/またはゼロ値の電圧レベルのスイッチングのためのNVスイッチングトランジスタから成る。その際、半導体基板は基板レベルにおかれている。ドライバ回路(13)のNVスイッチングトランジスタ(3)は、半導体基板中に埋め込まれた外側のウェル(10)内に形成されており、この外側のウェルは、第1の導電型とは逆の第2の導電型を有しており、この外側のウェル(10)は給電電圧とつなげられている。

請求項（抜粋）：

第1の導電型の半導体基板(1)に集積されて形成されているドライバ回路(13)と、該ドライバ回路(13)の前段に接続されやはり半導体基板(1)に形成されている制御回路が設けられており、前記ドライバ回路は、正および/またはゼロ値の電圧レベルのスイッチングのためのPVスイッチングトランジスタと、負および/またはゼロ値の電圧レベルのスイッチングのためのNVスイッチングトランジスタから成り、前記半導体基板は基板レベルにおかれている半導体回路において、前記ドライバ回路(13)のNVスイッチングトランジスタ(3)は、半導体基板中に埋め込まれた外側のウェル(10)内に形成されており、該外側のウェルは、前記第1の導電型とは逆の第2の導電型を有しており、該外側のウェル(10)は給電電圧とつなげられていることを特徴とする半導体回路。

IPC (7件)：

H01L 21/8238 , G11C 16/06 , H01L 21/8247 , H01L 27/092 , H01L 27/115 , H01L 29/788 , H01L 29/792

FI (4件)：

H01L 27/08 321 B , H01L 27/10 434 , H01L 29/78 371 , G11C 17/00 633 Z

Fターム (11件)：

5B025AD03 , 5B025AD09 , 5B025AE00 , 5F048AA05 , 5F048AB07 , 5F048AC03 , 5F048BA01 , 5F048BE02 , 5F048BE03 , 5F083ER30 , 5F101BE01

引用特許：

審査官引用 (3件)

ワードドライバ回路及びそれを利用したメモリ回路
公報種別：公開公報出願番号：特願平7-340615 出願人：富士通株式会社
半導体メモリ装置のサブワードラインデコーダ及びその半導体メモリ装置
公報種別：公開公報出願番号：特願平8-221239 出願人：三星電子株式会社
半導体記憶装置
公報種別：公開公報出願番号：特願平6-097511 出願人：三菱電機株式会社

前のページに戻る