特許
J-GLOBAL ID：200903098729849567
データ保持および省電力が向上した抵抗メモリ装置
発明者：
,
,
出願人/特許権者：
代理人 (7件)：
深見 久郎
, 森田 俊雄
, 仲村 義平
, 堀井 豊
, 野田 久登
, 酒井 將行
, 荒川 伸夫
公報種別：公表公報
出願番号（国際出願番号）：特願2008-511151
公開番号（公開出願番号）：特表2008-541448
出願日： 2006年04月26日
公開日（公表日）： 2008年11月20日
要約：
本願明細書では、抵抗メモリ装置(130、230)のプログラミング方法が与えられ、抵抗メモリ装置(130、230)は、第1の電極(132、232)と、第2の電極(138、236)と、第1および第2の電極(132、138または232、236)の間の活性層(136、234)とを含む。プログラミング方法では、電荷キャリヤが活性層(136、234)に入ってトラップによってそこに保持されるように、電位が第1および第2の電極(132、138または232、236)にわたって与えられる。メモリ装置(130、230)を消去する際に、電荷キャリヤが活性層(136、234)から動かされるように、電位が、第1および第2の電極(132、138または232、236)にわたって与えられる。
請求項（抜粋）：
第1および第2の電極(132、138または232、236)と、第1および第2の電極(132、138または232、236)の間のドープされていない活性層(136または234)とを含むメモリ装置(130または230)の状態を変更する方法であって、前記方法は電荷キャリヤを活性層(136または234)に動かすステップを含む、方法。
IPC (2件)：
FI (2件)：
H01L27/10 451
, H01L45/00 Z
5F083FZ10
, 5F083JA37
, 5F083JA39
, 5F083MA06
, 5F083MA15
出願人引用 (6件)
全件表示
審査官引用 (7件)
全件表示
前のページに戻る
