特許
J-GLOBAL ID：200903098845930495

データ読み出し回路

発明者：
尾西 正司

尾西 正司 について


出願人/特許権者：
インターナショナル・ビジネス・マシーンズ・コーポレーション

インターナショナル・ビジネス・マシーンズ・コーポレーション について


代理人 (1件)： 坂口 博 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-223432
公開番号（公開出願番号）：特開2003-059274
出願日： 2001年07月24日
公開日（公表日）： 2003年02月28日
要約：
【要約】【課題】 半導体記憶装置のデータ読み出し回路において、読み出し信号の減衰を抑え、回路の消費電流を低減し、回路の占める面積を縮小する効果の有るデータ読み出し回路を提供することを目的とする。【解決手段】 半導体メモリセルからデータを読み出す回路において、そのビットスイッチ部は、センスアンプの一対の出力と一対のデータ線をそれぞれ結ぶ2つのトランジスタからなり、このトランジスタのゲートは、そのソース電極(あるいはドレイン電極)が接続されたセンスアンプの出力のもう一方の出力に接続され、そのドレイン電極(あるいはソース電極)は、ビットスイッチ用のトランジスタを通じて、上記のデータ線の一方に接続されているか、そのビットスイッチ部における、センスアンプの一対の出力と一対のデータ線のそれぞれは、整流作用を持った素子により結ばれているようにする。
請求項（抜粋）：
半導体メモリセルからデータを読み出す回路において、そのビットスイッチ部は、センスアンプの一対の出力と一対のデータ線とをそれぞれ結ぶ2つのトランジスタからなり、このトランジスタのゲートは、そのソース電極(あるいはドレイン電極)が接続されたセンスアンプの出力のもう一方の出力に接続され、そのドレイン電極(あるいはソース電極)は、ビットスイッチ用のトランジスタを通じて、上記のデータ線の一方に接続されていることを特徴とするデータ読み出し回路。
IPC (4件)：
G11C 11/417 ,  G11C 11/401 ,  G11C 11/409 ,  G11C 16/06
FI (4件)：
G11C 11/34 305 ,  G11C 17/00 636 B ,  G11C 11/34 354 R ,  G11C 11/34 362 A
Fターム (25件)：
5B015JJ03 ,  5B015JJ12 ,  5B015JJ21 ,  5B015KB02 ,  5B015KB09 ,  5B015QQ01 ,  5B025AD05 ,  5B025AE05 ,  5B025AE06 ,  5B025AE08 ,  5M024AA04 ,  5M024AA22 ,  5M024AA50 ,  5M024AA58 ,  5M024AA70 ,  5M024BB17 ,  5M024BB33 ,  5M024BB35 ,  5M024CC96 ,  5M024DD06 ,  5M024DD12 ,  5M024DD20 ,  5M024HH01 ,  5M024PP03 ,  5M024PP07
引用特許：
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM