特許

J-GLOBAL ID：200903098954994274

半導体装置の製造方法

発明者： 君塚 直彦 ,  伊藤 信哉
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-154261
公開番号（公開出願番号）：特開平10-004092
出願日： 1996年06月14日
公開日（公表日）： 1998年01月06日
要約：

【要約】【課題】 金属配線形成工程においてプラズマプロセスによるチャージアップ現象に起因するゲート酸化膜のダメージを防止し、MOS型電界効果トランジスタの信頼性を向上することができる半導体製造方法を提供する。【解決手段】MOS型電界効果トランジスタを形成したシリコン基板上に絶縁層を形成し、開口したコンタクトホールに窒化チタンおよびタングステンの埋め込みを行い、アルミニウム膜、窒化チタン膜、酸化シリコン膜の順次形成および酸化シリコン膜のパターニングを行う。次に酸化シリコン膜をマスクとしてアルミニウム膜の異方性エッチングを行うが、各配線パターンを完全に分離せずアルミニウム膜を絶縁層上に一部残存させる。次に酸化シリコン膜の成長およびエッチバックによりアルミニウム膜に側壁を形成する。この工程の後、絶縁層上に残存させたアルミニウム膜をエッチングし、配線を形成することにより解決する。

請求項（抜粋）：

ゲート電極にコンタクトホールに埋め込まれた導電性物質を介して接続される配線を異方性エッチングにより形成する半導体装置の製造方法において、前記配線を構成する導電層をその最下部の所定の厚みを残して選択的に除去し、露出した導電層の側部に絶縁層を形成し、さらに前記残された最下部の導電層を異方性エッチングして除去し配線を形成することを特徴とする半導体装置の製造方法。

IPC (4件)：

H01L 21/3205 ,  H01L 21/3065 ,  H01L 29/78 ,  H01L 21/336

FI (3件)：

H01L 21/88 N ,  H01L 21/302 J ,  H01L 29/78 301 Y

引用特許：

審査官引用 (4件)

• 配線の形成方法
  公報種別：公開公報   出願番号：特願平6-054850   出願人：ソニー株式会社
• 金属配線形成方法
  公報種別：公開公報   出願番号：特願平4-150704   出願人：ソニー株式会社
• 特開昭63-043349
  
• 半導体集積回路装置の製造方法
  公報種別：公開公報   出願番号：特願平8-098136   出願人：株式会社日立製作所