特許
J-GLOBAL ID:200903098985551346
半導体装置
発明者:
出願人/特許権者:
代理人 (1件):
伊東 忠彦
公報種別:公開公報
出願番号(国際出願番号):特願平11-209117
公開番号(公開出願番号):特開2001-036014
出願日: 1999年07月23日
公開日(公表日): 2001年02月09日
要約:
【要約】【課題】 プロセス上で受けるダメージが回避されることによって信頼性が高められた容量素子を備えた半導体装置を提供する。【解決手段】少なくとも二つの領域において膜厚が異なる素子分離膜3と、素子分離膜3上に形成された下部電極5と、下部電極5上に形成された配線層21と、素子分離膜3の第一の領域上に形成された下部電極5と配線層21とを接続するコンタクト15と、膜厚が第一の領域より薄い素子分離膜3の第二の領域上に形成された上部電極9,11と、上部電極9,11上に形成された配線層21と、上部電極9,11と配線層21とを接続するコンタクト13とを備えた容量素子を有する半導体装置を提供する。
請求項(抜粋):
半導体基板上に形成された容量素子を有する半導体装置であって、前記容量素子は、前記半導体基板上に形成され、少なくとも二つの領域において膜厚が異なる素子分離膜と、前記素子分離膜上に形成された下部電極と、前記下部電極上に所定の距離隔てて形成された第一の配線層と、前記下部電極のうち前記素子分離膜の第一の領域上に形成された第一の部分と前記第一の配線層とを接続する第一のコンタクトと、膜厚が前記第一の領域より薄い前記素子分離膜の第二の領域上に形成された前記下部電極の第二の部分に対向して設けられた上部電極と、前記上部電極上に所定の距離隔てて形成された第二の配線層と、前記上部電極と前記第二の配線層とを接続する第二のコンタクトとを備えたことを特徴とする半導体装置。
IPC (7件):
H01L 27/04
, H01L 21/822
, H01L 27/115
, H01L 27/10 461
, H01L 21/8247
, H01L 29/788
, H01L 29/792
FI (4件):
H01L 27/04 C
, H01L 27/10 461
, H01L 27/10 434
, H01L 29/78 371
Fターム (29件):
5F001AA43
, 5F001AD17
, 5F001AD33
, 5F001AE08
, 5F001AG02
, 5F001AG12
, 5F001AG21
, 5F001AG28
, 5F001AG30
, 5F001AG40
, 5F038AC05
, 5F038AC06
, 5F038AC16
, 5F038DF05
, 5F038DF11
, 5F038EZ13
, 5F038EZ15
, 5F038EZ16
, 5F038EZ17
, 5F038EZ20
, 5F083EP02
, 5F083EP22
, 5F083EP53
, 5F083EP63
, 5F083EP68
, 5F083PR12
, 5F083PR21
, 5F083PR36
, 5F083PR39
引用特許:
前のページに戻る