特許
J-GLOBAL ID：200903099050531483

半導体装置

発明者：
笈川 清春

笈川 清春 について


出願人/特許権者：
東芝マイクロエレクトロニクス株式会社

東芝マイクロエレクトロニクス株式会社 について

, 
株式会社東芝

株式会社東芝 について


代理人 (1件)： 三好 秀和 (外7名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-006918
公開番号（公開出願番号）：特開2000-208582
出願日： 1999年01月13日
公開日（公表日）： 2000年07月28日
要約：
【要約】【課題】 この発明は、MCPとしてマイコンCPUチップとともに基板に実装されたIPチップを外部から独立して解析可能とし、不良解析の容易化を図った半導体装置を提供することを課題とする。【解決手段】 この発明は、実装基板1に設けられたボンディングオプション用端子7をボンディングしてMCP端子5とIPチップ3を接続し、制御回路14によりポート回路12及びMCPポート回路13の出力を禁止して、マイコンCPUチップ2を介することなくIPチップ3と外部との間で信号のやり取りを行い、IPチップ2を独立して解析できるように構成される。
請求項（抜粋）：
情報処理を行い制御中枢となるCPUチップと、前記CPUチップと信号をやり取りして特定の処理を行うIPチップが実装基板に搭載され、前記CPUチップは、前記CPUチップに含まれるポート回路ならびに前記ポート回路に接続されたMCP端子配線及び前記MCP端子配線に接続されたMCP端子を介して外部との間で信号のやり取りを行い、前記マイコンCPUチップに含まれるMCPポート回路ならびに前記MCPポート回路に接続されたインターフェース信号配線を介して前記IPチップと信号のやり取りを行うMCPの半導体装置において、前記実装基板に設けられ、前記IPチップの単体での解析時に、前記MCP端子と前記インターフェース信号配線をボンディング接続するボンディングオプション用端子と、前記IPチップの単体での解析時に、外部から与えられる信号又は前記CPUチップの内部信号にしたがって前記ポート回路ならびに前記MCPポート回路の出力を禁止制御する制御回路とを有することを特徴とする半導体装置。
IPC (3件)：
H01L 21/66 ,  H01L 27/04 ,  H01L 21/822
FI (2件)：
H01L 21/66 Z ,  H01L 27/04 U
Fターム (14件)：
4M106AA04 ,  4M106AC02 ,  4M106AC13 ,  4M106BA14 ,  4M106CA05 ,  5F038BE07 ,  5F038CA10 ,  5F038DF01 ,  5F038DF04 ,  5F038DF05 ,  5F038DF07 ,  5F038DF14 ,  5F038EZ07 ,  5F038EZ20
引用特許：
出願人引用 (5件)
全件表示
審査官引用 (3件)
  • 電子装置
    公報種別：公開公報   出願番号：特願平3-264182   出願人：キヤノン株式会社
  • データ処理装置
    公報種別：公開公報   出願番号：特願平6-046488   出願人：船井電機株式会社
  • ラツプトツプ型情報処理装置
    公報種別：公開公報   出願番号：特願平3-233297   出願人：キヤノン株式会社

前のページに戻る

TOP

BOTTOM