ダミーパターン発生工程とLCR抽出工程とを有するLSI設計方法及びそれを行うコンピュータプログラム

発明者： ,
出願人/特許権者：
代理人 (1件)：土井健二 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-169010
公開番号（公開出願番号）：特開2002-368088
出願日： 2001年06月05日
公開日（公表日）： 2002年12月20日
要約：

【要約】【課題】接続配線層内のパターン疎密度の変動を抑えて,隣接配線パターン間容量値の抽出工程を簡単化する。【解決手段】本発明は,LSIにおける接続配線層において,一方向に延びる配線パターンであって隣接する配線パターン間に,当該隣接配線パターンに垂直な方向に連続する導電性ダミーパターンを,当該隣接する配線パターンから第1の距離を隔てて挿入することを特徴とする。かかるダミーパターンを挿入することにより,接続配線層におけるパターンの疎密度の変動を抑えることができ,エッチング工程によるパターン幅の変動を抑えることができる。更に,導電性ダミーパターンが配線パターンに垂直な方向の連続するパターンであるので,同一配線層内の隣接する配線パターン間の容量値は,隣接する配線パターン間の距離にかかわらず,第1の距離に対応した一定値になる。従って,隣接する配線パターン間の距離が異なる場合でも,隣接配線パターン間の容量値を一定値として抽出することができ,LCR抽出工程での容量値Cの抽出工程が簡単になる。

請求項（抜粋）：

接続配線層内の配線パターンの形成を含むLSIの設計方法において,複数のセルとそれらの接続とを含む論理データから,接続配線層内の配線パターンを形成するレイアウト工程と,一方向に延び且つ隣接する前記配線パターン間に,当該隣接配線パターンに垂直な方向に連続する導電性ダミーパターンを,当該隣接する配線パターンから第1の距離を隔てて挿入するダミーパターン生成工程と,前記ダミーパターンが生成された前記隣接する配線パターン間の容量値を,前記第1の距離に応じた容量値として抽出する容量抽出工程とを有することを特徴とするLSI設計方法。

IPC (5件)：

H01L 21/82 , G06F 17/50 658 , G06F 17/50 666 , H01L 21/822 , H01L 27/04

FI (5件)：

G06F 17/50 658 M , G06F 17/50 666 L , H01L 21/82 W , H01L 21/82 C , H01L 27/04 D

Fターム (21件)：

5B046AA08 , 5B046BA04 , 5B046JA01 , 5F038CA05 , 5F038CA17 , 5F038CA18 , 5F038CD09 , 5F038CD12 , 5F038CD13 , 5F038EZ20 , 5F064BB02 , 5F064BB07 , 5F064BB19 , 5F064EE02 , 5F064EE14 , 5F064EE19 , 5F064EE42 , 5F064EE43 , 5F064EE44 , 5F064EE47 , 5F064HH09

引用特許：

審査官引用 (3件)

半導体集積回路装置
公報種別：公開公報出願番号：特願平4-136452 出願人：日本電気株式会社
半導体集積回路およびその配線方法
公報種別：公開公報出願番号：特願平10-070630 出願人：日本電気アイシーマイコンシステム株式会社
半導体装置およびその製造方法
公報種別：公開公報出願番号：特願平9-275672 出願人：松下電子工業株式会社

前のページに戻る